CD4046是通用的CMOS鎖相環集成電路，其特點是電源電壓范圍寬（為3V－18V），輸入阻抗高(約100MΩ)，動態功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。
CD4046 pdf 中文資料下載：http://www.alldatasheet.com/view.jsp?Searchword=CD4046
CD4046鎖相的意義是相位同步的自動控制,功能是完成兩個電信號相位同步的自動控制閉環系統叫做鎖相環,簡稱PLL。它廣泛應用于廣播通信、頻率合成、自動控制及時鐘同步等技術領域。鎖相環主要由相位比較器（PC）、壓控振蕩器（VCO）。低通濾波器三部分組成,如下所示。
CD4046鎖相環應用
CD4046內部電原理框圖
CD4046工作原理：輸入信號 Ui從14腳輸入后，經放大器A1進行放大、整形后加到相位比較器Ⅰ、Ⅱ的輸入端，圖3開關K撥至2腳，則比較器Ⅰ將從3腳輸入的比較信號Uo與輸入信號Ui作相位比較，從相位比較器輸出的誤差電壓UΨ則反映出兩者的相位差。UΨ經R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調整VCO的振蕩頻率f2，使f2迅速逼近信號頻率f1。VCO的輸出又經除法器再進入相位比較器Ⅰ，繼續與Ui進行相位比較，最后使得f2＝f1，兩者的相位差為一定值，實現了相位鎖定。若開關K撥至13腳，則相位比較器Ⅱ工作，過程與上述相同，不再贅述。
下圖是CD4046的引腳排列，采用16腳雙列直插式，各管腳功能：
1腳相位輸出端，環路人鎖時為高電平，環路失鎖時為低電平。
2腳相位比較器Ⅰ的輸出端。
3腳比較信號輸入端。
4腳壓控振蕩器輸出端。
5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。
6、7腳外接振蕩電容。
8、16腳電源的負端和正端。
9腳壓控振蕩器的控制端。
10腳解調輸出端，用于FM解調。
11、12腳外接振蕩電阻。
13腳相位比較器Ⅱ的輸出端。
14腳信號輸入端。
15腳內部獨立的齊納穩壓管負極。
CD4046引腳圖
CD4046典型應用電路。
圖6是用CD4046的VCO組成的方波發生器，當其9腳輸入端固定接電源時，電路即起基本方波振蕩器的作用。振蕩器的充、放電電容C1接在6腳與7腳之間，調節電阻R1阻值即可調整振蕩器振蕩頻率，振蕩方波信號從4腳輸出。按圖示數值，振蕩頻率變化范圍在20Hz至2kHz。
CD4046的VCO方波發生器
圖 6
圖7是CD4046鎖相環用于調頻信號的解調電路。如果由載頻為10kHz組成的調頻信號，用400Hz音頻信號調制，假如調頻信號的總振幅小于400mV時，用CD4046時則應經放大器放大后用交流耦合到鎖相環的14腳輸入端環路的相位比較器采用比較器Ⅰ，因為需要鎖相環系統中的中心頻率f0等于調頻信號的載頻，這樣會引起壓控振蕩器輸出與輸入信號輸入間產生不同的相位差，從而在壓控振蕩器輸入端產生與輸入信號頻率變化相應的電壓變化，這個電壓變化經源跟隨器隔離后在壓控振蕩器的解調輸出端10腳輸出解調信號。當VDD為10V，R1為10kΩ，C1為100pF時，鎖相環路的捕捉范圍為±0.4kHz。解調器輸出幅度取決于源跟隨器外接電阻R3值的大小。
CD4046鎖相環調頻信號的解調電路
圖 7
圖8用CD4046與BCD加法計數器CD4518構成的100倍頻電路。剛開機時，f2可能不等于f1，假定f2<f1，此時相位比較器Ⅱ輸UΨ為高電平，經濾波后Ud逐漸升高使VCO輸出頻率f2迅速上升，f2增大值至 f2=f1，如果此時 Ui滯后 U0，則相位比較器Ⅱ輸出UΨ為低電平。UΨ經濾波后得到的Ud信號開始下降，這就迫使VCO對f2進行微調，最后達到f2/N=f1，并且f2與f1的相位差Δφ=0°。，進入鎖定狀態。如果此后f1又發生變化，鎖相環能再次捕獲f1，使f2與f1相位鎖定。
CD4046與BCD加法計數器CD4518構成的100倍頻電路