久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

 找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
收藏本版 (27) |訂閱|存檔

FPGA/CPLD 今日: 0|主題: 739|排名: 31 

作者 回復/查看 最后發表
預覽 Verilog實現全并行比較算法 attachment uid:704585 2020-6-3 14:07 02803 2020-6-3 14:07
預覽 FPGA應用—流水燈設計思路+程序詳解 attach_img uid:91350 2015-11-1 17:58 213523 2020-5-30 22:38
預覽 基于FPGA的DDS調幅信號發生器程序,四種波形可調,頻率相位可調,(1-999999hz)(... attach_img agree uid:344546 2020-5-30 11:59 03147 2020-5-30 11:59
預覽 基于FPGA的DDS頻率合成器設計視頻教程與源碼下載 attach_img agree uid:329736 2018-5-14 22:43 14113 2020-5-30 09:12
預覽 基于C8051F020和FPGA的邏輯分析儀設計 attach_img uid:70650 2014-12-20 22:43 24748 2020-5-28 21:51
預覽 時序圖.pdf attachment uid:704585 2020-5-23 14:02 0639 2020-5-23 14:02
預覽 分享一個FPGA布線的經驗 attach_img agree uid:471958 2020-5-22 08:14 02811 2020-5-22 08:14
預覽 分享一套自用的FPGA資料 attach_img agree uid:734375 2020-4-21 14:49 33159 2020-5-21 16:59
預覽 Quartus II實現FPGA模擬4層樓電梯控制程序 agree uid:748680 2020-5-14 21:37 03222 2020-5-14 21:37
預覽 TLC7524 VHDL接口電路程序 產生156.25KHz的正弦波 uid:589529 2020-4-23 22:22 02112 2020-4-23 22:22
預覽 FPGA入門教程(共37頁精彩pdf下載) attach_img digest heatlevel agree uid:260904 2018-2-12 15:52 3134529 2020-4-18 22:34
預覽 VHDL-LCD1602顯示程序 包括英文數字簡單漢字 uid:77367 2015-4-19 03:10 419547 2020-4-16 16:11
預覽 基于FPGA的交通燈vhdl程序設計 attach_img uid:540107 2019-12-29 11:15 13768 2020-4-8 14:23
預覽 ddr2 ip core的定制(altera) uid:104287 2016-1-31 03:48 14855 2020-4-5 09:55
預覽 ws2812b芯片的FPGA驅動 attach_img agree uid:61730 2019-12-24 00:23 24196 2020-4-4 10:09
預覽 EP3C16實驗板和Quartus軟件使用舉例 attachment agree uid:493108 2020-4-3 18:44 02484 2020-4-3 18:44
預覽 基于xilinx的FPGA鬧鐘設計(用vivado軟件)源碼+PPT課件下載 attach_img agree uid:194214 2017-11-23 19:05 88453 2020-3-31 16:44
預覽 基于NiosII處理器的sht20溫濕度傳感器測試 attach_img agree uid:510390 2020-3-30 11:29 02689 2020-3-30 11:29
預覽 Verilog紅寶書_仿真篇_恒創科技出品 attachment uid:358010 2018-6-24 21:06 13066 2020-3-29 09:39
預覽 FPGA驅動AD9226例程+硬件資料 attach_img agree uid:522360 2019-4-26 16:34 55727 2020-3-27 10:33
預覽 基于verilog語言的溫度檢測系統源程序 attach_img agree uid:410231 2019-9-7 15:25 44584 2020-3-26 19:13
預覽 FPGA入門實例(一)加法器 attach_img uid:193703 2020-1-11 11:27 16237 2020-3-26 11:09
預覽 verilog學習筆記二:用狀態機實現按鍵的消抖及按鍵按下次數計數 uid:51025 2014-8-29 17:34 211963 2020-3-25 16:59
預覽 軟件無線電的FPGA軟件體系結構 attachment agree uid:715478 2020-3-25 14:35 02287 2020-3-25 14:35
預覽 VHDL語言實現電子密碼鎖(門鈴)程序設計 attachment agree uid:670450 2019-12-22 15:05 13738 2020-3-9 03:17
預覽 ise報錯 < NET "USB_CLK" CLOCK_DEDICATED_ROUTE = FALSE uid:99624 2015-12-27 03:35 210055 2020-2-25 16:18
預覽 Advanced FPGA(英文版,共355頁) attach_img digest uid:268183 2017-12-28 10:07 23856 2020-2-25 16:05
預覽 虛擬JTAG工具在FPGA調試中的應用 attach_img agree uid:104287 2016-1-31 04:11 39013 2020-2-19 11:51
預覽 基于FPGA籃球計時器的實現 attach_img agree uid:376537 2018-7-21 12:19 26433 2020-1-13 21:31
預覽 開一個貼分享從單片機轉到FPGA的學習過程 agree uid:193703 2019-12-6 13:38 75085 2020-1-10 14:34
預覽 基于FPGA的搶答器 包含源碼、演示、文檔 attach_img agree uid:680019 2020-1-2 21:03 03051 2020-1-2 21:03
預覽 FPGA步進電機控制程序 attachment agree uid:564791 2020-1-1 13:39 02960 2020-1-1 13:39
預覽 74LS160計數器功能模塊 attach_img uid:112613 2016-11-25 23:00 110027 2019-12-30 01:01
預覽 步長可變的加減計數器 attach_img uid:112613 2016-11-25 23:21 28760 2019-12-30 00:57
預覽 簡易FPGA UART源程序 attachment agree uid:674699 2019-12-26 16:11 02566 2019-12-26 16:11
預覽 basys3模數轉換 Verilog源程序 attach_img uid:674646 2019-12-26 16:08 02889 2019-12-26 16:08
預覽 我用VHDL語言實現的簡單CPU設計 attach_img uid:280277 2018-7-14 18:20 37812 2019-12-25 16:48
預覽 FPGA計價器設計源程序 attach_img agree uid:672097 2019-12-24 10:19 02462 2019-12-24 10:19
預覽 FPGA控制DDR2 Verilog HDL程序代碼 attach_img uid:391745 2018-8-30 20:04 46445 2019-12-22 22:12
預覽 DDR2 Verilog測試代碼 attach_img uid:670755 2019-12-22 22:11 02492 2019-12-22 22:11
預覽 EDA時鐘頂層設計VHDL源碼 attach_img agree uid:295215 2018-4-29 21:39 15175 2019-12-21 10:34
預覽 基于FPGA的數字時鐘Verilog源程序 attachment agree uid:267211 2019-1-26 14:43 75333 2019-12-20 15:17
預覽 FPGA簡易數字時鐘設計 具有時分秒功能的簡單同步 attach_img agree uid:648370 2019-12-14 08:49 04038 2019-12-14 08:49
預覽 VHDL組合邏輯電路設計 attachment uid:600596 2019-12-13 00:53 03356 2019-12-13 00:53
預覽 基于FPGA的數字電子琴設計(vhdl程序+實踐報告) attach_img agree uid:388978 2019-1-6 20:09 25677 2019-12-12 08:56
預覽 Verilog HDL實現數值比較器 agree uid:338347 2018-5-25 20:41 16268 2019-12-12 08:33
預覽 EDA quartusII的數字式搶答器vhdl源程序 attachment agree uid:423224 2019-12-12 08:29 04002 2019-12-12 08:29
預覽 基于Quartus II的數字直接頻率合成器DDS Verilog源代碼 attach_img uid:468708 2019-1-22 16:41 25334 2019-12-9 21:40
預覽 學習FPGA第一步——開發軟件安裝 agree uid:193703 2019-12-9 13:47 02797 2019-12-9 13:47
預覽 基于Altera Cyclone EP IV的VHDL語言開發的智能鬧鐘設計 attach_img agree uid:378929 2019-1-12 12:23 34618 2019-12-5 21:26
下一頁 »

快速發帖

還可輸入 80 個字符
您需要登錄后才可以發帖 登錄 | 立即注冊

本版積分規則

手機版|小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

返回頂部 返回版塊
主站蜘蛛池模板: 精品国产乱码久久久久久蜜退臀 | 日韩精品1区2区3区 成人黄页在线观看 | 国产精品久久精品 | 中文字幕在线观看日韩 | 成人高清视频在线观看 | 国产精品亚洲一区二区三区在线观看 | 国产黄色在线观看 | av黄色国产| 色久电影| 亚洲免费在线视频 | 欧美精品三区 | 日韩中文一区二区三区 | 色一级| a级毛片毛片免费观看久潮喷 | 国产精品a久久久久 | 91极品尤物在线播放国产 | 成人美女免费网站视频 | 免费av直接看 | 51ⅴ精品国产91久久久久久 | 日韩欧美二区 | 日韩在线不卡 | 欧美伦理一区 | 红色av社区 | 波多野结衣在线观看一区二区三区 | 国产成人精品a视频 | 黄色香蕉视频在线观看 | 成人亚洲精品久久久久软件 | 一区在线观看 | av影片在线 | 丝袜 亚洲 欧美 日韩 综合 | 国产一区二区三区 | 久久岛国 | 久久精品中文字幕 | 2021狠狠干 | 午夜丁香视频在线观看 | 亚洲精品一区在线观看 | 欧美xxxⅹ性欧美大片 | 日韩精品在线观看视频 | 麻豆亚洲 | 国产精品久久久久无码av | 中文字幕日韩专区 |