欧美色综合,欧美视频在线一区,日韩精品一区二区在线

新窗全部主題最新主題最新回復熱門熱帖精華更多 \| 顯示置頂		作者	回復/查看	最后發表


預覽 EDA多功能數字鐘(源代碼）	uid:51024 2014-7-30 14:06	25385	2023-5-11 23:24
預覽 VHDL四選一的結構描述	uid:833673 2023-3-17 15:42	11846	2023-5-10 15:34
預覽基于FPGA的硬件電子琴設計（文檔+工程）	uid:776760 2021-8-19 02:41	13554	2023-4-19 17:39
預覽基于FPGA的超聲波測距設計附quartus程序等	uid:466735 2019-3-3 18:36	1212734	2023-4-12 15:52
預覽 FPGA實現貪吃蛇游戲源程序 VGA顯示模塊 QuartusⅡ9.1代碼	uid:1007214 2022-3-5 20:12	03048	2023-2-23 16:30
預覽用VHDL編寫的籃球30秒計時器	uid:793816 2021-6-4 22:14	13448	2023-1-1 15:55
預覽基于FPGA的洗衣機控制器設計 VHDL程序	uid:816987 2020-11-30 08:52	23887	2022-12-27 16:49
預覽 FPGA電壓采集DA輸出原理圖	uid:523823 2022-12-12 15:51	02279	2022-12-12 15:51
預覽基于VHDL語言的電子時鐘設計-ISE開發的EDA源碼晶振25Mhz	uid:191542 2019-1-9 21:42	35852	2022-12-11 01:48
預覽俄羅斯方塊Verilog HDL程序設計	uid:704585 2021-3-19 17:37	24288	2022-12-8 14:58
預覽出租車計費器verilog HDL源程序	uid:329016 2020-11-4 20:55	24581	2022-11-29 15:27
預覽 QuartusII設計的數字日歷附verilogHDL源程序	uid:329016 2020-11-4 20:39	56501	2022-11-27 15:00
預覽 EDA智能電子搶答器的設計	uid:568129 2019-12-12 21:37	14230	2022-11-13 17:56
預覽如何學習FPGA	uid:262 2013-6-14 18:51	55594	2022-10-21 10:06
預覽如何使用AG256實現EPM240同樣功能（Altera的PLD芯片）	uid:926946 2021-5-25 12:46	13551	2022-10-12 11:48
預覽 EDA設計數字頻率計（Verilog源程序）	uid:343799 2019-6-25 22:26	16263	2022-9-18 13:11
預覽 Quartus II EDA頻率計設計	uid:747475 2020-5-9 10:51	14615	2022-9-11 10:46
預覽 VHDL實現16位計數器(帶源程序)	uid:1030457 2022-5-30 21:00	13124	2022-7-29 22:57
預覽 EDA實訓萬年歷加鬧鐘Verilog HDL程序	uid:247720 2017-12-7 20:32	35900	2022-7-14 19:54
預覽基于FPGA的音樂播放器設計（文檔+工程）	uid:776760 2021-8-19 02:40	13213	2022-6-22 17:10
預覽 Verilog實現維特比譯碼	uid:1035196 2022-6-16 16:02	01968	2022-6-16 16:02
預覽 EDA 汽車尾燈控制器設計VHDL源碼	uid:292670 2018-7-1 14:11	24977	2022-6-14 18:36
預覽 VHDL四位全減器課程設計 Quartusii9.0源碼附波形仿真圖	uid:224298 2018-6-4 15:29	16366	2022-6-13 16:33
預覽 ZYNQ ac706學習教程	uid:360555 2022-5-11 14:56	02662	2022-5-11 14:56
預覽基于FPGA的串口接收設計全過程	uid:107189 2016-3-3 19:10	78481	2022-5-7 13:56
預覽電子琴設計VHDL代碼	uid:1024028 2022-5-5 14:45	02159	2022-5-5 14:45
預覽 verilog數字時鐘程序	uid:1023916 2022-5-5 00:31	01936	2022-5-5 00:31
預覽 VHDL數字電子鐘6位8段數碼管設計 quratus代碼	uid:1016839 2022-4-10 16:10	02786	2022-4-10 16:10
預覽 FPGA設計高級技巧（Xilinx）	uid:325686 2018-8-6 09:10	13610	2022-4-8 20:32
預覽學FPGA/ASIC一點提醒	uid:22218 2022-3-19 11:58	01883	2022-3-19 11:58
預覽如何使用AG256實現EPM240同樣功能（Altera的PLD芯片）	uid:926946 2022-3-12 20:24	02584	2022-3-12 20:24
預覽 Verilog HDL語言在QuartusⅡ13.5軟件中將出租車計費器基本結構分成5個...	uid:522536 2022-3-12 11:54	01885	2022-3-12 11:54
預覽 FPGA實現MD5算法 Quartus II 13.0 Verilog HDL 模塊源碼 (最大計算55字節)	uid:57657 2022-3-9 10:20	02606	2022-3-9 10:20
預覽 VHDL語言設計四人搶答器方案源代碼	uid:1007564 2022-3-1 16:41	23519	2022-3-2 09:42
預覽 EDA數字頻率計設計資料（VHDL語言）	uid:958022 2021-8-1 01:12	23526	2022-2-24 18:30
預覽 RobeiEDA關于搶答器的設計案例	uid:434973 2022-2-17 23:15	01700	2022-2-17 23:15
預覽 Quartus Verilog HDL/FPGA 驅動4位動態數碼管演示4位16進制累加 (每隔1秒加1)	uid:57657 2022-1-16 09:27	23757	2022-2-16 12:38
預覽 Verilog HDL的簡單應用之74ls138功能的實現	uid:1003637 2022-1-27 12:17	12797	2022-2-16 08:42
預覽 CPLD作為并行接口	uid:51472 2013-7-9 04:00	15011	2022-1-27 15:21
預覽 VHDL編寫的10秒計時器	uid:793816 2021-6-4 23:30	12889	2022-1-8 21:23
預覽基于FPGA的PLL動態輸出設計	uid:522457 2021-9-23 11:59	22277	2021-12-26 22:31
預覽數電基于FPGA的數字時鐘的設計及仿真結果分析	uid:465770 2019-1-10 13:58	26611	2021-12-23 15:55
預覽手把手教你學習FPGA入門系列視頻教程,不看后悔喲 ...2	uid:52663 2013-8-5 10:03	4327832	2021-12-23 13:57
預覽 Quartus II Verilog HDL語言Max10OC簡易交通燈設計初學者的小腳丫	uid:828188 2020-10-28 20:11	56737	2021-12-12 08:29
預覽基于VHDL的直流電機控制系統的設計報告	uid:263449 2018-1-17 02:44	49003	2021-12-11 19:40
預覽 FPGA實現出租車計價器	uid:426797 2021-6-25 15:13	13200	2021-11-12 18:58
預覽黑金verilog那些事系列教程	uid:974725 2021-10-25 14:17	02704	2021-10-25 14:17
預覽通過一個例子來講述quartus II軟件的使用	uid:443001 2018-12-10 11:17	26189	2021-9-24 09:13
預覽 quartus ii四位加法器設計圖計組課設	uid:359615 2018-6-26 20:21	16708	2021-9-14 22:29
預覽 FPGA控制VGA接口顯示圖片的VHDL源碼及實驗過程詳解	uid:432018 2018-11-23 19:48	07250	2021-9-7 16:19

排序: 發帖時間| 回復/查看| 查看
時間: 全部時間| 一天| 兩天| 一周| 一個月| 三個月

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

版塊導航

FPGA/CPLD 今日: 0|主題: 739|排名: 31

快速發帖