基于FPGA為主控核心示波器設(shè)計(jì)(0-20Mhz，幅值10V)

下資料，改天一定分享好貼

第九屆電子設(shè)計(jì)大賽
示波器（D題）

學(xué)院：電子信息工程學(xué)院
專(zhuān)業(yè)：電氣工程及其自動(dòng)化
隊(duì)員：李勝珂，陳國(guó)陸，吳越
指導(dǎo)教師：楊光

摘要

為了能夠?qū)崿F(xiàn)0—20Mhz，幅值在10V以?xún)?nèi)的信號(hào)的測(cè)量，設(shè)計(jì)并采用了一種基于FPGA為主控核心，STM32F103為顯示控制器，LCD顯示屏為顯示器的簡(jiǎn)易數(shù)字示波器，采用軟硬件結(jié)合的方式，前端電路采用高速A/D以50Mhz采樣速率，送到FPGA作數(shù)據(jù)處理，并配合高速比較電路，利用片內(nèi)高速計(jì)數(shù)器，計(jì)算信號(hào)頻率，最后送給TFT屏顯示測(cè)量波形與參數(shù)顯示。

關(guān)鍵字：數(shù)字示波器；FPGA；STM32F103；50MHz采樣速率

Abstract

In order to achieve 0-20Mhz, the amplitude of the signal within 10V measurement, design and use a FPGA-based core, STM32F103 for the display controller, LCD display for the display of a simple digital oscilloscope, the use of hardware and software The front-end circuit using high-speed A / D to 50Mhz sampling rate, sent to the FPGA for data processing, and with high-speed comparison circuit, the use of on-chip high-speed counter, calculate the signal frequency, and finally to the TFT screen display measurement waveform and parameter display.

Keywords: digital oscilloscope; FPGA; STM32F103; sampling rate

設(shè)計(jì)方案的比較與選擇1、方案設(shè)計(jì)：

設(shè)計(jì)方案一：系統(tǒng)為了能夠采集到20Mhz，幅值10V以?xún)?nèi)的信號(hào)，采用STM32F103為核心芯片，前端設(shè)計(jì)一個(gè)衰減放大電路，將較大的信號(hào)衰減的到A/D可測(cè)范圍以?xún)?nèi)，通過(guò)A/D采樣電路，采集數(shù)據(jù)送給STMF103；采樣同時(shí)，將信號(hào)送至高速比較器電路，配合32內(nèi)部ETR計(jì)數(shù)器計(jì)算出頻率；之后，統(tǒng)一將采集的信號(hào)，和計(jì)算得出的參數(shù)送到LCD顯示出來(lái)。

設(shè)計(jì)方案二：系統(tǒng)為了能夠采集到20Mhz，幅值10V以?xún)?nèi)的信號(hào)，采用FPGA為核心芯片，前端設(shè)計(jì)一個(gè)衰減放大電路，將較大的信號(hào)衰減的到A/D可測(cè)范圍以?xún)?nèi)，通過(guò)A/D采樣電路，采集數(shù)據(jù)送給FPGA；采樣同時(shí)，將信號(hào)送至高速比較器電路，配合FPGA內(nèi)部計(jì)數(shù)器計(jì)算出頻率；之后，統(tǒng)一將采集的信號(hào)，和計(jì)算得出的參數(shù)送給STM32F103，控制LCD顯示出來(lái)。

2、方案選擇：

方案一雖然能夠?qū)崿F(xiàn)示波器的功能，但是在高速采集以及顯示上，略顯不足，32處理器在示波器運(yùn)行時(shí)，由于使用資源較多，加上要對(duì)信號(hào)進(jìn)行高速采樣，以及采用高速率顯示，因此會(huì)降低整體速率；

相對(duì)比而言，方案二既能夠?qū)崿F(xiàn)示波器設(shè)計(jì)參數(shù)的所有功能，又由于加入了FPGA對(duì)信號(hào)進(jìn)行處理，利用FPGA的倍頻特點(diǎn)，強(qiáng)行提高了硬件電路的運(yùn)行速率，提高了對(duì)信號(hào)的采樣與處理，又由于將32從大量繁瑣的工作中解放出來(lái)后，只用于顯示器控制，因此，可以準(zhǔn)確控制數(shù)據(jù)傳輸?shù)臅r(shí)間間隔。

綜上所述，設(shè)計(jì)方案二在實(shí)現(xiàn)示波器功能上，更加穩(wěn)定，性能更加優(yōu)越，整體運(yùn)行速率得以提高，系統(tǒng)運(yùn)行更加穩(wěn)定，因此，采用設(shè)計(jì)方案二作為設(shè)計(jì)方案。

   

主電路、控制電路原理設(shè)計(jì)，器件選擇1、整體設(shè)計(jì)框圖：

圖1 整體設(shè)計(jì)框圖

2、主電路的設(shè)計(jì)

首先是單電源供電電路的設(shè)計(jì)，利用集成模塊對(duì)電池輸入電源轉(zhuǎn)換成系統(tǒng)電源，分別為5伏電路供電電源，和3.3伏STM32F103供電電源，具體電路如圖2，3所示：

圖2  12伏轉(zhuǎn)5伏電源

圖3  5伏轉(zhuǎn)3.3伏電源

3、控制電路的設(shè)計(jì)4、核心器件的選擇

選擇FPGA EP4CE6E22C8N，STM32F103ZET6，作為核心芯片，F(xiàn)PGA擁有豐富的資源，例如眾多的觸發(fā)器和I/O引腳，以及高速運(yùn)行的特點(diǎn)，選擇作為主控芯片，而對(duì)于LCD的驅(qū)動(dòng)，選擇頻率為72MHz，片內(nèi)帶FSMC的STM32F103ZET6控制屏幕顯示芯片，比較器選擇轉(zhuǎn)換速率高達(dá)50MHz的TLV3501，作為測(cè)頻電路的核心芯片，

• 器件參數(shù)選擇及計(jì)算；控制方法與參數(shù)設(shè)計(jì)；效率提高方法設(shè)計(jì)
• 測(cè)試方案設(shè)計(jì)與測(cè)試條件；測(cè)試結(jié)果及其完整性；測(cè)試結(jié)果分析
  

完整題目下載：
示波器.docx (69 KB, 下載次數(shù): 42)

2017-8-24 11:27 上傳

點(diǎn)擊文件名下載附件
下載積分: 黑幣 -5

stm32程序：http://www.zg4o1577.cn/bbs/dpj-93166-1.html

有沒(méi)有FPGA的程序

東西不齊全,大家不要下載