一、繪制原理圖和PCB圖的過程中常遇到的一些問題
(請結合上機驗證以加深體會)
1、放置元件時,光標在圖紙中心,元件卻在圖紙外,試分析可能的原因。
答:這是由于創建元件庫時,沒有在元件庫圖紙中心創建元件。這樣,放置元件時,光標所在處是元件庫圖紙的中心,而元件卻距離此中心非常遠。編輯庫文件時,元件應該放在原點附近,盡量把元件的第一個管腳放在原點。
2、負電平輸入有效的引腳外觀如何設置?
答:在設置元件屬性欄中的DOT項前打勾選中即可。
3、集成芯片管腳名或網絡標號的字母上方經常要畫橫線,如 、 D等,如何實現?
答:在原理圖或元件庫的編輯中,遇到需要在網絡標號或管腳名等字符上方畫橫線時,只要在輸入這些名字的每個字母后面再補充輸入一個“\”符號,Protel即可自動把“\” 轉化為前一字母的上畫線。
4、為什么導線明明和管腳相連,ERC卻報告說缺少連線?
答:可能的原因有:
(1)該問題可能是由于柵格(Grids)選項設置不當引起。如果捕捉柵格精度(Snap)取得太高,而可視柵格(Visible)取得較大,可能導致繪制導線(wire)時,在導線端點與管腳間留下難以察覺的間隙。例如:當Snap取為1,Visible取為10,就容易產生這種問題;
(2)另外在編輯庫元件、放置元件管腳時,如果把捕捉柵格精度取得太高,同樣也會使得該元件在使用中出現此類似問題。所以,進行庫編輯時最好取與原理圖編輯相同的柵格精度。
5、ERC報告管腳沒有接入信號,試分析可能的原因。
答:可能的原因有:
a、創建封裝時給管腳定義了I/O屬性;
b、創建元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上;
c、創建元件時,管腳方向反向,使得原理圖中是“pin name”端與導線相連。
6、網絡載入時報告NODE沒有找到,試分析可能的原因。
答:可能的原因有:
a、原理圖中的元件使用了pcb庫中沒有的封裝;
b、原理圖中的元件使用了pcb庫中名稱不一致的封裝;
c、原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極管:sch中pin number為e,b,c而pcb中為1,2,3;
d、原理圖元件引角數量多余該元件封裝引角時,會引起NODE沒有找到。
7、創建的工程文件網絡表只能部分調入pcb
答:生成netlist時沒有選擇為global。
8、當使用自己創建的多部分組成的元件時,千萬不要使用annotate.
9、打印時總是不能打印到一頁紙上:
a. 創建pcb庫時沒有在原點;
b. 多次移動和旋轉了元件,pcb板界外有隱藏的字符。選擇顯示所有隱藏的字符, 縮小pcb, 然后移動字符到邊界內。
10、DRC報告網絡被分成幾個部分:
表示這個網絡