|
|
0.png (252.26 KB, 下載次數(shù): 145)
下載附件
2016-6-1 14:07 上傳
電源完整性這一概念是以信號完整性為基礎(chǔ)的， 兩者的出現(xiàn)都源自電路開關(guān)速度的提高。當(dāng)高速信號的翻轉(zhuǎn)時間和系統(tǒng)的時鐘周期可以相比時， 具有分布參數(shù)的信號傳輸線、 電源和地就和低速系統(tǒng)中的情況完全不同了。與信號完整性是指信號在傳輸線上的質(zhì)量相對應(yīng)，電源完整性是指高速電路系統(tǒng)中電源和地的質(zhì)量。 它在對高速電路進行仿真時,往往會因信號參考層的不完整造成信號回流路徑變化多端， 從而引起信號質(zhì)量變差和產(chǎn)品的 EMI 性能變差， 并直接影響信號完整性。 為了提高信號質(zhì)量、 產(chǎn)品的 EMI 性能，人們開始研究怎樣為信號提供一個穩(wěn)定、 完整的參考平面， 并隨之提出了電源完整性的概念。EDA 廠商 Cadence 公司資深技術(shù)工程師曾指出， 在未來的三到五年內(nèi)， 電源完整性設(shè)計將取代信號完整性設(shè)計成為高速 PCB 設(shè)計新的難點和重點。提供給有需要的朋友下載！
|
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
