元芳：大人，聽說玉淵潭的櫻花開的正好，不知大人要不要帶我等同去觀玩一番？

狄：元芳，還是先把前日問題說完。櫻花明年還會帶開，先練就一身本領，明年櫻花更艷……

元芳：大人……

狄：照數據手冊推薦，高于500kHz使用III型反饋網絡，即反饋電阻高端并電容Cff。此電容會引入一個較小的零點，后面跟隨一個稍高的極點，引入總相位抵銷，但幅度會有提升，因此能使交叉頻率后移。交叉頻率后移可以使系統具有更快的響應速度，更好應對系統突發電流變化。

元芳：那具體能后移多少呢？

狄：幅度提升大小主要取決于Z2到P2的距離（該距離主要受R1、R2比值限制，即受輸出電壓和參考電壓比值的限制，此比值很小時，幅度提升效果較差）。因為交叉頻率推薦使用fc/10，即100KHz，如果不使用Cff則往往難達到預期。

元芳：那，大人，這些零極點到底該如何放置呢？

狄：零極點總的補償原則是：Z1、P1由負載和濾波電容決定；Z3取P1或稍靠前；P4取交叉頻率2倍以上；Z2取低于啟動時間倒數對應頻率，P2由Z2和輸出電壓決定；P3在原點處，放置時不考慮。

元芳：原來如此！一旦知道各零極點擔負職責，就能確定出其位置，然后就可以找一個突破口，計算出所有器件的參數！

狄：正是！整體思路是：

（1）確定開關頻率1MHz。

（2）確定交叉頻率100KHz ~ 200KHz，暫時取100KHz，后面視情況進行微調。

（3）負載為1歐，3.3V共兩個10uF瓷片電容，其他小電容忽略。由此確定Z1在3.2MHz（此頻點由電容類型決定，高于開關頻率，由板級小電容負責此頻段濾波，故不予考慮），P1在8KHz。

（4）按交叉頻率處增益為0dB，求出RC。具體公式參考數據手冊，求得RC=9.66K，取10K。

（5）由P1確定Z3，然后再由RC算出CC。求得CC為2nF，取2.2nF。

（6）根據系統要求，上電軟啟動時間取940us，倒數對應的頻率為1.06K。

（7）Z2對應的頻率應低于1.06K，R1取推薦值40.2K，則計算出Cff大于3.7nF，取4.7nF。

（8）P4所在頻率應高于200K，由RC為10K，可得，CROLL應小于80pF。該極點是用于濾除COMPx網絡線上的高頻干擾。因為我們的PCB走線很短，而且為多層板，耦合干擾會很小，而P4越靠近交叉頻率就會導致幅度和相位裕量減少，所以這里僅取22pF。

（9）最終為與其他器件統一，減少BOM種類，RC更換為12.7K，這會導致交叉頻率向高頻方向有偏移，但仍滿足要求。

元芳：大人，經大人一翻演示，元芳豁然開朗！原來電路果真是設計出來的，而非照抄！

狄：嗯，名士謀于未然，止患于前，遇問題時方見優劣。元芳，你且按此參數調整電路，然后再去做一次仿真！

元芳：好！（直奔西廂，頃刻即出）

元芳：大人，按您所算，調整參數后，仿真得到交叉頻率112KHz，相位裕量37.1度，增益裕量12dB。滿足穩定性要求。

狄：元芳，你按照如上參數重新更換板上器件，測一下實際輸出看是否正常。

元芳：好！我馬上去！

（盞茶工夫，元芳捧著一份測試結果來找狄大人）

元芳：大人，1.2V電源上的振蕩果然不在了，不過，有一個80us間隔的波動，峰值達到35mV，您看這是怎么回事？

狄：嗯，這個波動是由于系統周期性處理事務導致的。因為系統中的DSP和CPLD都是以80us行周期進行運算操作，所以會有周期性的電量需求變化，這會導致電壓波動，按芯片要求，低于5%即60mV便可滿足系統需求，這里35mV跌落屬正常現象。如果可以在后端再加一些1uF小電容進行退耦。

元芳：原來如此。

狄：我們再看之前240mV峰峰的振蕩信號已經看不到蹤跡，整體紋波已經達到mV級別，單從波形看效果十分良好！

元芳：可這樣是否就說明電源足夠穩定了呢？

狄：這點比較遺憾，我們暫時只能通過仿真來推斷系統具有良好的穩定性！但如果真的要確定其穩定性的話需要切斷反饋環路，利用網絡分析儀來測量其真實幅頻、相頻特性。因為我們無此設備，故只能利用仿真推斷。如果今后得此設備，你可參照我們的仿真電路來核對我等推斷。但往往仿真與計算一致時，實際情況也會與其一致。

元芳：元芳明白了。這個案子如此也算結了，待元芳回去再溫習一下，理清來龍去脈，等真正吸收其精髓，它日再遇此難題也定不會手足無措。