|
嵌入式邏輯分析儀—SigbalTap II，脫離軟件仿真，嵌入式邏輯分析儀，多通道數(shù)據(jù)測試，在沒有外置logic的時候。還是比較爽的事情 本例中用正弦波、三角波、鋸齒波、方波波形數(shù)據(jù)為參考，簡要講解SignalTap II （1）新建工程，引腳配置：，RTL圖如下 （2）新建SignalTap II 文件 （3） 設(shè)置待測信號名 （4）在node雙擊添加需要觀察的數(shù)字信號；不要調(diào)入系統(tǒng)時鐘，因為本例打算用系統(tǒng)時鐘來做邏輯分析儀的采樣時鐘 （5）添加系統(tǒng)采樣時鐘（類似示波器的采樣） （6）設(shè)置采樣深度：因為占用ESB/M9K，采樣深度最好小于9K，這里設(shè)置為2K （7）設(shè)置采樣其實觸發(fā)位置 （8）觸發(fā)方式： （此處我也不是很清楚，大概模式吧） （9）設(shè)置觸發(fā)輸入：選擇觸發(fā)信號以及觸發(fā)方式，flag為觸發(fā)使能信號，實際工程中沒用，只是signaltap ii的使能信號；高電平觸發(fā) （10）save and yes，再次編譯，和本工程捆綁在一起download to device，當(dāng)然也可以在Settings設(shè)置 關(guān)于PIN，如果你懶得設(shè)置，可以不分配out的信號，但是clk和rst_n必須分析，因為那是系統(tǒng)的驅(qū)動信號 測試ok 后，取消上述bmp中的enable SignalTap II Logic Analyzer ，精簡成本設(shè)計 （11）設(shè)置handware setup，鏈接device （12）download sof文件（當(dāng)然也可以在Q II直接download） （13）進(jìn)程—Anturon Analysis，自動分析 （14） 觀察輸出信號，設(shè)置為模擬信號，如下，方便觀察 （15）為什么那么帥。。。。 （16）實際測試到一段時間后，會出現(xiàn)bug，可能長時間采樣倒是邏輯邊沿不能對齊吧，畢竟沒那么完美 (17) OK ,byebye
| 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
