久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

 找回密碼
 立即注冊(cè)

QQ登錄

只需一步，快速開始

搜索
查看: 2535|回復(fù): 1
打印 上一主題 下一主題
收起左側(cè)

cc1101的stm32單片機(jī)驅(qū)動(dòng)

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
ID:102231 發(fā)表于 2016-1-10 13:52 | 只看該作者 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
有沒有cc1101的驅(qū)動(dòng)，感謝大神幫幫忙

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂頂 踩踩
回復(fù)

使用道具 舉報(bào)

沙發(fā)
ID:1 發(fā)表于 2016-1-10 16:19 | 只看該作者
STM32的CC1101驅(qū)動(dòng).rar (4.93 KB, 下載次數(shù): 10)
通信時(shí)如果有float類型變量，可以選擇聯(lián)合體來傳輸。
union
{
   uint8_t U8Data[4];
   float F32Data;
}SampleX;
先計(jì)算得到要傳輸?shù)牡膄loat類型數(shù)據(jù)，然后傳輸uint8_t類型數(shù)據(jù)，接收端收到uint8_t類型數(shù)據(jù)，計(jì)算時(shí)使用float類型數(shù)據(jù)，這樣很好的解決了float傳輸問題。

  1. #include"CC1101.h"
  2. #include"Init.h"

  4. u8 PaTabel[8] = {0x60 ,0x60 ,0x60 ,0x60 ,0x60 ,0x60 ,0x60 ,0x60};
  5. // RF_SETTINGS is a data structure which contains all relevant CCxxx0 registers
  6. typedef struct S_RF_SETTINGS
  7. {
  8.         u8 FSCTRL2;                //自已加的
  9.     u8 FSCTRL1;   // Frequency synthesizer control.
  10.     u8 FSCTRL0;   // Frequency synthesizer control.
  11.     u8 FREQ2;     // Frequency control word, high INT8U.
  12.     u8 FREQ1;     // Frequency control word, middle INT8U.
  13.     u8 FREQ0;     // Frequency control word, low INT8U.
  14.     u8 MDMCFG4;   // Modem configuration.
  15.     u8 MDMCFG3;   // Modem configuration.
  16.     u8 MDMCFG2;   // Modem configuration.
  17.     u8 MDMCFG1;   // Modem configuration.
  18.     u8 MDMCFG0;   // Modem configuration.
  19.     u8 CHANNR;    // Channel number.
  20.     u8 DEVIATN;   // Modem deviation setting (when FSK modulation is enabled).
  21.     u8 FREND1;    // Front end RX configuration.
  22.     u8 FREND0;    // Front end RX configuration.
  23.     u8 MCSM0;     // Main Radio Control State Machine configuration.
  24.     u8 FOCCFG;    // Frequency Offset Compensation Configuration.
  25.     u8 BSCFG;     // Bit synchronization Configuration.
  26.     u8 AGCCTRL2;  // AGC control.
  27.         u8 AGCCTRL1;  // AGC control.
  28.     u8 AGCCTRL0;  // AGC control.
  29.     u8 FSCAL3;    // Frequency synthesizer calibration.
  30.     u8 FSCAL2;    // Frequency synthesizer calibration.
  31.         u8 FSCAL1;    // Frequency synthesizer calibration.
  32.     u8 FSCAL0;    // Frequency synthesizer calibration.
  33.     u8 FSTEST;    // Frequency synthesizer calibration control
  34.     u8 TEST2;     // Various test settings.
  35.     u8 TEST1;     // Various test settings.
  36.     u8 TEST0;     // Various test settings.
  37.     u8 IOCFG2;    // GDO2 output pin configuration
  38.     u8 IOCFG0;    // GDO0 output pin configuration
  39.     u8 PKTCTRL1;  // Packet automation control.
  40.     u8 PKTCTRL0;  // Packet automation control.
  41.     u8 ADDR;      // Device address.
  42.     u8 PKTLEN;    // Packet length.
  43. } RF_SETTINGS;

  45. /*const RF_SETTINGS rfSettings =
  46. {
  47.         0x00,
  48.     0x08,   // FSCTRL1   Frequency synthesizer control.
  49.     0x00,   // FSCTRL0   Frequency synthesizer control.
  50.     0x10,   // FREQ2     Frequency control word, high byte.
  51.     0xA7,   // FREQ1     Frequency control word, middle byte.
  52.     0x62,   // FREQ0     Frequency control word, low byte.
  53.     0x5B,   // MDMCFG4   Modem configuration.
  54.     0xF8,   // MDMCFG3   Modem configuration.
  55.     0x03,   // MDMCFG2   Modem configuration.
  56.     0x22,   // MDMCFG1   Modem configuration.
  57.     0xF8,   // MDMCFG0   Modem configuration.

  59.     0x00,   // CHANNR    Channel number.
  60.     0x47,   // DEVIATN   Modem deviation setting (when FSK modulation is enabled).
  61.     0xB6,   // FREND1    Front end RX configuration.
  62.     0x10,   // FREND0    Front end RX configuration.
  63.     0x18,   // MCSM0     Main Radio Control State Machine configuration.
  64.     0x1D,   // FOCCFG    Frequency Offset Compensation Configuration.
  65.     0x1C,   // BSCFG     Bit synchronization Configuration.
  66.     0xC7,   // AGCCTRL2  AGC control.
  67.     0x00,   // AGCCTRL1  AGC control.
  68.     0xB2,   // AGCCTRL0  AGC control.

  70.     0xEA,   // FSCAL3    Frequency synthesizer calibration.
  71.     0x2A,   // FSCAL2    Frequency synthesizer calibration.
  72.     0x00,   // FSCAL1    Frequency synthesizer calibration.
  73.     0x11,   // FSCAL0    Frequency synthesizer calibration.
  74.     0x59,   // FSTEST    Frequency synthesizer calibration.
  75.     0x81,   // TEST2     Various test settings.
  76.     0x35,   // TEST1     Various test settings.
  77.     0x09,   // TEST0     Various test settings.
  78.     0x0B,   // IOCFG2    GDO2 output pin configuration.
  79.     0x06,   // IOCFG0D   GDO0 output pin configuration. Refer to SmartRF?Studio User Manual for detailed pseudo register explanation.

  81.     0x04,   // PKTCTRL1  Packet automation control.
  82.     0x05,   // PKTCTRL0  Packet automation control.
  83.     0x00,   // ADDR      Device address.
  84.     0x0c    // PKTLEN    Packet length.
  85. };*/
  86. /////////////////////////////////////////////////////////////////
  87. const RF_SETTINGS rfSettings =
  88. {
  89.         0x00,
  90.     0x08,   // FSCTRL1   Frequency synthesizer control.
  91.     0x00,   // FSCTRL0   Frequency synthesizer control.
  92.     0x10,   // FREQ2     Frequency control word, high byte.
  93.     0xA7,   // FREQ1     Frequency control word, middle byte.
  94.     0x62,   // FREQ0     Frequency control word, low byte.
  95.     0x5B,   // MDMCFG4   Modem configuration.
  96.     0xF8,   // MDMCFG3   Modem configuration.
  97.     0x03,   // MDMCFG2   Modem configuration.
  98.     0x22,   // MDMCFG1   Modem configuration.
  99.     0xF8,   // MDMCFG0   Modem configuration.

  101.     0x00,   // CHANNR    Channel number.
  102.     0x47,   // DEVIATN   Modem deviation setting (when FSK modulation is enabled).
  103.     0xB6,   // FREND1    Front end RX configuration.
  104.     0x10,   // FREND0    Front end RX configuration.
  105.     0x18,   // MCSM0     Main Radio Control State Machine configuration.
  106.     0x1D,   // FOCCFG    Frequency Offset Compensation Configuration.
  107.     0x1C,   // BSCFG     Bit synchronization Configuration.
  108.     0xC7,   // AGCCTRL2  AGC control.
  109.     0x00,   // AGCCTRL1  AGC control.
  110.     0xB2,   // AGCCTRL0  AGC control.

  112.     0xEA,   // FSCAL3    Frequency synthesizer calibration.
  113.     0x2A,   // FSCAL2    Frequency synthesizer calibration.
  114.     0x00,   // FSCAL1    Frequency synthesizer calibration.
  115.     0x11,   // FSCAL0    Frequency synthesizer calibration.
  116.     0x59,   // FSTEST    Frequency synthesizer calibration.
  117.     0x81,   // TEST2     Various test settings.
  118.     0x35,   // TEST1     Various test settings.
  119.     0x09,   // TEST0     Various test settings.
  120.     0x0B,   // IOCFG2    GDO2 output pin configuration.
  121.     0x06,   // IOCFG0D   GDO0 output pin configuration. Refer to SmartRF?Studio User Manual for detailed pseudo register explanation.

  123.     0x04,   // PKTCTRL1  Packet automation control.
  124.     0x05,   // PKTCTRL0  Packet automation control.
  125.     0x00,   // ADDR      Device address.
  126.     0x0c    // PKTLEN    Packet length.
  127. };
  128. void SpiC1101Init(void)
  129. {
  130.         GPIO_InitTypeDef GPIO_InitStructure;
  131.         SPI_InitTypeDef SPI_InitStructure;
  132.         //配置SPI1接口 PA5、6、7
  133.         GPIO_InitStructure.GPIO_Pin = GPIO_Pin_5 | GPIO_Pin_6 | GPIO_Pin_7;
  134.           GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP;
  135.           GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;
  136.           GPIO_Init(GPIOA, &GPIO_InitStructure);
  137.          //PC2-GDO2 PC1-GDO0
  138.         GPIO_InitStructure.GPIO_Pin = GPIO_Pin_1 | GPIO_Pin_2;
  139.           GPIO_InitStructure.GPIO_Mode = GPIO_Mode_IPU;
  140.   
  141.           GPIO_Init(GPIOC, &GPIO_InitStructure);
  142.         //CS-PD12
  143.         GPIO_InitStructure.GPIO_Pin = GPIO_Pin_12;
  144.           GPIO_InitStructure.GPIO_Mode = GPIO_Mode_Out_PP;
  145.   
  146.           GPIO_Init(GPIOD, &GPIO_InitStructure);
  147.        
  148.         SPI_InitStructure.SPI_Direction=SPI_Direction_2Lines_FullDuplex;
  149.         SPI_InitStructure.SPI_Mode=SPI_Mode_Master;
  150.         SPI_InitStructure.SPI_DataSize=SPI_DataSize_8b;
  151.         SPI_InitStructure.SPI_CPOL=SPI_CPOL_High;
  152.         SPI_InitStructure.SPI_CPHA=SPI_CPHA_2Edge;
  153.         SPI_InitStructure.SPI_NSS=SPI_NSS_Soft;
  154.         SPI_InitStructure.SPI_BaudRatePrescaler=SPI_BaudRatePrescaler_8;
  155.         SPI_InitStructure.SPI_FirstBit=SPI_FirstBit_MSB;
  156.         SPI_InitStructure.SPI_CRCPolynomial=7;

  158.         SPI_Init(SPI1,&SPI_InitStructure);
  159.         SPI_Cmd(SPI1,ENABLE);
  160. }
  161. void SPiCWriteReg(u8 Addr,u8 Value)
  162. {
  163.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_RESET);        //CS enable
  164.         while(GPIO_ReadOutputDataBit(GPIOA,GPIO_Pin_6))        ; //wait for 0
  165.         SPI_I2S_SendData(SPI1,(u16)Addr); //send addr
  166.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish
  167.         SPI_I2S_SendData(SPI1,(u16)Value);//seng value
  168.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish
  169.     GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_SET);        //CS disable
  170. }
  171. void SpiCWriteBurstReg(u8 Addr,u8 *Buffer,u8 Count)
  172. {
  173.         u8 i=0;
  174.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_RESET);        //CS enable
  175.         while(GPIO_ReadOutputDataBit(GPIOA,GPIO_Pin_6))        ; //wait for 0
  176.         SPI_I2S_SendData(SPI1,(u16)(Addr|WRITE_BURST)); //send Buest addr
  177.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish
  178.         for(i=0;i<Count;i++)
  179.         {
  180.                 SPI_I2S_SendData(SPI1,(u16)Buffer[i]);//seng Buffer[i]
  181.                 while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish       
  182.         }
  183.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_SET);        //CS disable        
  184. }
  185. u8 SpiCReadReg(u8 Addr)
  186. {
  187.         char Data=0;
  188.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_RESET);        //CS enable
  189.         while(GPIO_ReadOutputDataBit(GPIOA,GPIO_Pin_6))        ; //wait for 0
  190.         SPI_I2S_SendData(SPI1,(u16)(Addr|READ_SINGLE)); //send read addr
  191.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish

  193.         Data=SPI_I2S_ReceiveData(SPI1);// read data
  194.         SPI_I2S_SendData(SPI1,0xff); //send read addr
  195.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish
  196.         Data=SPI_I2S_ReceiveData(SPI1);//read data
  197.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_SET);        //CS disable
  198.         return Data;
  199. }
  200. void SpiCReadBurstReg(u8 Addr,u8 *Buffer,u8 Count)
  201. {
  202.         u8 i=0 ;
  203.         char Data;
  204.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_RESET);        //CS enable
  205.         while(GPIO_ReadOutputDataBit(GPIOA,GPIO_Pin_6))        ; //wait for 0
  206.         SPI_I2S_SendData(SPI1,(u16)(Addr|READ_BURST)); //send read addr
  207.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish
  208.                 Data=SPI_I2S_ReceiveData(SPI1);// read data
  209.         SPI_I2S_SendData(SPI1,0xff); //send read addr
  210.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish
  211.         Data=SPI_I2S_ReceiveData(SPI1);// read data
  212.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish

  214.         for(i=0;i<Count;i++)
  215.         {
  216.                 Buffer[i]=SPI_I2S_ReceiveData(SPI1);//read data               
  217.         }
  218.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_SET);        //CS disable

  220. }
  221. u8 SpiCReadStatue(u8 Addr)
  222. {
  223.         char Data;
  224.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_RESET);        //CS enable
  225.         while(GPIO_ReadOutputDataBit(GPIOA,GPIO_Pin_6))        ; //wait for 0
  226.         SPI_I2S_SendData(SPI1,(u16)(Addr|READ_BURST)); //send read addr
  227.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish
  228.                 Data=SPI_I2S_ReceiveData(SPI1);// read data
  229.         SPI_I2S_SendData(SPI1,0xff); //send read addr
  230.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish

  232.         Data=SPI_I2S_ReceiveData(SPI1);//read data
  233.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_SET);        //CS disable
  234.         return Data;
  235. }
  236. void SpiCStrobe(u8 Strobe)
  237. {
  238.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_RESET);        //CS enable
  239.         while(GPIO_ReadOutputDataBit(GPIOA,GPIO_Pin_6))        ; //wait for 0
  240.         SPI_I2S_SendData(SPI1,(u16)Strobe);         //send strobe
  241.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish
  242.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_SET);        //CS disable

  244. }
  245. void SPiCPowerUpReset(void)
  246. {
  247.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_SET);        //CS disable
  248.         Delay(300);
  249.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_RESET);        //CS enable
  250.         Delay(300);
  251.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_SET);        //CS disable
  252.         Delay(1000);
  253.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_RESET);        //CS enable
  254.         while(GPIO_ReadOutputDataBit(GPIOA,GPIO_Pin_6))        ; //wait for 0
  255.         SPI_I2S_SendData(SPI1,(u16)(CCxxx0_SRES));         //send strobe
  256.         while(SPI_I2S_GetFlagStatus(SPI1,SPI_I2S_FLAG_BSY));//wait for send finish
  257.         while(GPIO_ReadOutputDataBit(GPIOA,GPIO_Pin_6))        ; //wait for 0
  258.         GPIO_WriteBit(GPIOD,GPIO_Pin_12,Bit_SET);        //CS disable

  260.                
  261. }
  262. void WriteRfSetting(void)
  263. {

  265.         SPiCWriteReg(CCxxx0_FSCTRL0,  rfSettings.FSCTRL2);//自已加的
  266.     // Write register settings
  267.     SPiCWriteReg(CCxxx0_FSCTRL1,  rfSettings.FSCTRL1);
  268.     SPiCWriteReg(CCxxx0_FSCTRL0,  rfSettings.FSCTRL0);
  269.     SPiCWriteReg(CCxxx0_FREQ2,    rfSettings.FREQ2);
  270.     SPiCWriteReg(CCxxx0_FREQ1,    rfSettings.FREQ1);
  271.     SPiCWriteReg(CCxxx0_FREQ0,    rfSettings.FREQ0);
  272.     SPiCWriteReg(CCxxx0_MDMCFG4,  rfSettings.MDMCFG4);
  273.     SPiCWriteReg(CCxxx0_MDMCFG3,  rfSettings.MDMCFG3);
  274.     SPiCWriteReg(CCxxx0_MDMCFG2,  rfSettings.MDMCFG2);
  275.     SPiCWriteReg(CCxxx0_MDMCFG1,  rfSettings.MDMCFG1);
  276.     SPiCWriteReg(CCxxx0_MDMCFG0,  rfSettings.MDMCFG0);
  277.     SPiCWriteReg(CCxxx0_CHANNR,   rfSettings.CHANNR);
  278.     SPiCWriteReg(CCxxx0_DEVIATN,  rfSettings.DEVIATN);
  279.     SPiCWriteReg(CCxxx0_FREND1,   rfSettings.FREND1);
  280.     SPiCWriteReg(CCxxx0_FREND0,   rfSettings.FREND0);
  281.     SPiCWriteReg(CCxxx0_MCSM0 ,   rfSettings.MCSM0 );
  282.     SPiCWriteReg(CCxxx0_FOCCFG,   rfSettings.FOCCFG);
  283.     SPiCWriteReg(CCxxx0_BSCFG,    rfSettings.BSCFG);
  284.     SPiCWriteReg(CCxxx0_AGCCTRL2, rfSettings.AGCCTRL2);
  285.         SPiCWriteReg(CCxxx0_AGCCTRL1, rfSettings.AGCCTRL1);
  286.     SPiCWriteReg(CCxxx0_AGCCTRL0, rfSettings.AGCCTRL0);
  287.     SPiCWriteReg(CCxxx0_FSCAL3,   rfSettings.FSCAL3);
  288.         SPiCWriteReg(CCxxx0_FSCAL2,   rfSettings.FSCAL2);
  289.         SPiCWriteReg(CCxxx0_FSCAL1,   rfSettings.FSCAL1);
  290.     SPiCWriteReg(CCxxx0_FSCAL0,   rfSettings.FSCAL0);
  291.     SPiCWriteReg(CCxxx0_FSTEST,   rfSettings.FSTEST);
  292.     SPiCWriteReg(CCxxx0_TEST2,    rfSettings.TEST2);
  293.     SPiCWriteReg(CCxxx0_TEST1,    rfSettings.TEST1);
  294.     SPiCWriteReg(CCxxx0_TEST0,    rfSettings.TEST0);
  295.     SPiCWriteReg(CCxxx0_IOCFG2,   rfSettings.IOCFG2);
  296.     SPiCWriteReg(CCxxx0_IOCFG0,   rfSettings.IOCFG0);   
  297.     SPiCWriteReg(CCxxx0_PKTCTRL1, rfSettings.PKTCTRL1);
  298.     SPiCWriteReg(CCxxx0_PKTCTRL0, rfSettings.PKTCTRL0);
  299.     SPiCWriteReg(CCxxx0_ADDR,     rfSettings.ADDR);
  300.     SPiCWriteReg(CCxxx0_PKTLEN,   rfSettings.PKTLEN);
  301. }
  302. //發(fā)送一組數(shù)組
  303. void SpiCSendPacket(u8 *TxBuffer,u8 Size)
  304. {
  305.         //u8 i;
  306.         SPiCWriteReg(CCxxx0_TXFIFO,Size);//寫大小
  307.         SpiCWriteBurstReg(CCxxx0_TXFIFO,TxBuffer,Size);//寫入要寫的數(shù)據(jù)
  308.         SpiCStrobe(CCxxx0_STX);//進(jìn)入發(fā)送狀態(tài)

  310.         while(!GPIO_ReadOutputDataBit(GPIOC,GPIO_Pin_1));         //while(!GDO0)
  311. /*        {
  312.                 if(i>10)          //限時(shí)等待
  313.                 break;
  314.                 Delay(10);
  315.                 i++;               
  316.         } */
  317.         while(GPIO_ReadOutputDataBit(GPIOC,GPIO_Pin_1));         //while(GDO0)
  318.         /*{
  319.                 if(i>10)          //限時(shí)等待
  320.                 break;
  321.                 Delay(10);
  322.                 i++;       
  323.         }*/
  324.         SpiCStrobe(CCxxx0_SFTX);// 清除緩沖區(qū)
  325.         //SpiCStrobe(CCxxx0_SIDLE);//進(jìn)入空閑
  326.         //SpiCStrobe(CCxxx0_SRX);//進(jìn)入接收狀態(tài)

  328. }

  330. //接收數(shù)據(jù)
  331. u8 SpiCReceivePacket(u8 *RxBuffer,u8 *Size)
  332. {
  333.         u8 Status[2];
  334.         u8 PacketLength;
  335.         u8 i=(*Size)*4;

  337.         SpiCStrobe(CCxxx0_SRX);//進(jìn)入接收狀態(tài)
  338.         Delay(100);
  339.         while(GPIO_ReadInputDataBit(GPIOC,GPIO_Pin_1))//while(GDO0)
  340.         {
  341.                 Delay(100);
  342.                 --i;
  343.        
  344.         }
  345.         if((SpiCReadStatue(CCxxx0_RXBYTES)&BYTES_IN_RXFIFO))//如果接受的字節(jié)數(shù)不為0
  346.         {
  347.                 PacketLength=SpiCReadReg(CCxxx0_RXFIFO);//讀出第一個(gè)——字節(jié)數(shù)
  348.                 if(PacketLength<=*Size)
  349.                 {
  350.                         SpiCReadBurstReg(CCxxx0_RXFIFO,RxBuffer,PacketLength);//接收數(shù)據(jù)
  351.                         *Size=PacketLength;//修改數(shù)據(jù)長(zhǎng)度
  352.                         //read CRC data
  353.                         SpiCReadBurstReg(CCxxx0_RXFIFO,Status,2);//接收數(shù)據(jù)
  354.                         SpiCStrobe(CCxxx0_SFRX);//clear Buffer 清除緩存
  355.                         return(Status[1]&CRC_OK);//if right return 1 如果正確返回1
  356.                 }
  357.                 else
  358.                 {
  359.                         *Size=PacketLength;//修改數(shù)據(jù)長(zhǎng)度
  360.                         SpiCStrobe(CCxxx0_SFRX);//clear Buffer 清除緩存       
  361.                         return 0;
  362.                 }

  364.         }
  365.         else
  366.         {
  367.                 return 0;
  368.         }
  369.                
  370. }
  371. //初始化
  372. void CC1101Init(void)
  373. {
  374.         SPiCPowerUpReset();
  375.         WriteRfSetting();
  376.         SpiCReadBurstReg(CCxxx0_PATABLE,PaTabel,8);        //功率配置
  377.         Delay(1000);       
  378. }
復(fù)制代碼


下面是頭文件：
  1. #include"stm32f10x.h"

  3. /* Private define ------------------------------------------------------------*/
  4. #define WRITE      0x82  /* Write to Memory instruction */
  5. #define READ       0xD3  /* Read from Memory instruction */
  6. #define RDSR       0xD7  /* Read Status Register instruction  */
  7. #define RDID       0x9F  /* Read identification */
  8. #define PE         0x81  /* Page Erase instruction */
  9. #define BE1        0xC7  /* Bulk Erase instruction */
  10. #define BE2        0x94  /* Bulk Erase instruction */
  11. #define BE3        0x80  /* Bulk Erase instruction */
  12. #define BE4        0x9A  /* Bulk Erase instruction */

  14. #define BUSY_Flag  0x01 /* Ready/busy status flag */

  16. #define Dummy_Byte 0xff

  18. /*******************************************************************************/
  19. #define         WRITE_BURST             0x40                                                //連續(xù)寫入
  20. #define         READ_SINGLE             0x80                                                //讀
  21. #define         READ_BURST              0xC0                                                //連續(xù)讀
  22. #define         BYTES_IN_RXFIFO     0x7F                                                  //接收緩沖區(qū)的有效字節(jié)數(shù)
  23. #define         CRC_OK              0x80                                                 //CRC校驗(yàn)通過位標(biāo)志
  24. // CC1100 STROBE, CONTROL AND STATUS REGSITER
  25. #define CCxxx0_IOCFG2       0x00        // GDO2 output pin configuration
  26. #define CCxxx0_IOCFG1       0x01        // GDO1 output pin configuration
  27. #define CCxxx0_IOCFG0       0x02        // GDO0 output pin configuration
  28. #define CCxxx0_FIFOTHR      0x03        // RX FIFO and TX FIFO thresholds
  29. #define CCxxx0_SYNC1        0x04        // Sync word, high INT8U
  30. #define CCxxx0_SYNC0        0x05        // Sync word, low INT8U
  31. #define CCxxx0_PKTLEN       0x06        // Packet length
  32. #define CCxxx0_PKTCTRL1     0x07        // Packet automation control
  33. #define CCxxx0_PKTCTRL0     0x08        // Packet automation control
  34. #define CCxxx0_ADDR         0x09        // Device address
  35. #define CCxxx0_CHANNR       0x0A        // Channel number
  36. #define CCxxx0_FSCTRL1      0x0B        // Frequency synthesizer control
  37. #define CCxxx0_FSCTRL0      0x0C        // Frequency synthesizer control
  38. #define CCxxx0_FREQ2        0x0D        // Frequency control word, high INT8U
  39. #define CCxxx0_FREQ1        0x0E        // Frequency control word, middle INT8U
  40. #define CCxxx0_FREQ0        0x0F        // Frequency control word, low INT8U
  41. #define CCxxx0_MDMCFG4      0x10        // Modem configuration
  42. #define CCxxx0_MDMCFG3      0x11        // Modem configuration
  43. #define CCxxx0_MDMCFG2      0x12        // Modem configuration
  44. #define CCxxx0_MDMCFG1      0x13        // Modem configuration
  45. #define CCxxx0_MDMCFG0      0x14        // Modem configuration
  46. #define CCxxx0_DEVIATN      0x15        // Modem deviation setting
  47. #define CCxxx0_MCSM2        0x16        // Main Radio Control State Machine configuration
  48. #define CCxxx0_MCSM1        0x17        // Main Radio Control State Machine configuration
  49. #define CCxxx0_MCSM0        0x18        // Main Radio Control State Machine configuration
  50. #define CCxxx0_FOCCFG       0x19        // Frequency Offset Compensation configuration
  51. #define CCxxx0_BSCFG        0x1A        // Bit Synchronization configuration
  52. #define CCxxx0_AGCCTRL2     0x1B        // AGC control
  53. #define CCxxx0_AGCCTRL1     0x1C        // AGC control
  54. #define CCxxx0_AGCCTRL0     0x1D        // AGC control
  55. #define CCxxx0_WOREVT1      0x1E        // High INT8U Event 0 timeout
  56. #define CCxxx0_WOREVT0      0x1F        // Low INT8U Event 0 timeout
  57. #define CCxxx0_WORCTRL      0x20        // Wake On Radio control
  58. #define CCxxx0_FREND1       0x21        // Front end RX configuration
  59. #define CCxxx0_FREND0       0x22        // Front end TX configuration
  60. #define CCxxx0_FSCAL3       0x23        // Frequency synthesizer calibration
  61. #define CCxxx0_FSCAL2       0x24        // Frequency synthesizer calibration
  62. #define CCxxx0_FSCAL1       0x25        // Frequency synthesizer calibration
  63. #define CCxxx0_FSCAL0       0x26        // Frequency synthesizer calibration
  64. #define CCxxx0_RCCTRL1      0x27        // RC oscillator configuration
  65. #define CCxxx0_RCCTRL0      0x28        // RC oscillator configuration
  66. #define CCxxx0_FSTEST       0x29        // Frequency synthesizer calibration control
  67. #define CCxxx0_PTEST        0x2A        // Production test
  68. #define CCxxx0_AGCTEST      0x2B        // AGC test
  69. #define CCxxx0_TEST2        0x2C        // Various test settings
  70. #define CCxxx0_TEST1        0x2D        // Various test settings
  71. #define CCxxx0_TEST0        0x2E        // Various test settings

  73. // Strobe commands
  74. #define CCxxx0_SRES         0x30        // Reset chip.
  75. #define CCxxx0_SFSTXON      0x31        // Enable and calibrate frequency synthesizer (if MCSM0.FS_AUTOCAL=1).
  76.                                         // If in RX/TX: Go to a wait state where only the synthesizer is
  77.                                         // running (for quick RX / TX turnaround).
  78. #define CCxxx0_SXOFF        0x32        // Turn off crystal oscillator.
  79. #define CCxxx0_SCAL         0x33        // Calibrate frequency synthesizer and turn it off
  80.                                         // (enables quick start).
  81. #define CCxxx0_SRX          0x34        // Enable RX. Perform calibration first if coming from IDLE and
  82.                                         // MCSM0.FS_AUTOCAL=1.
  83. #define CCxxx0_STX          0x35        // In IDLE state: Enable TX. Perform calibration first if
  84.                                         // MCSM0.FS_AUTOCAL=1. If in RX state and CCA is enabled:
  85.                                         // Only go to TX if channel is clear.
  86. #define CCxxx0_SIDLE        0x36        // Exit RX / TX, turn off frequency synthesizer and exit
  87.                                         // Wake-On-Radio mode if applicable.
  88. #define CCxxx0_SAFC         0x37        // Perform AFC adjustment of the frequency synthesizer
  89. #define CCxxx0_SWOR         0x38        // Start automatic RX polling sequence (Wake-on-Radio)
  90. #define CCxxx0_SPWD         0x39        // Enter power down mode when CSn goes high.
  91. #define CCxxx0_SFRX         0x3A        // Flush the RX FIFO buffer.
  92. #define CCxxx0_SFTX         0x3B        // Flush the TX FIFO buffer.
  93. #define CCxxx0_SWORRST      0x3C        // Reset real time clock.
  94. #define CCxxx0_SNOP         0x3D        // No operation. May be used to pad strobe commands to two
  95.                                         // INT8Us for simpler software.

  97. #define CCxxx0_PARTNUM      0x30
  98. #define CCxxx0_VERSION      0x31
  99. #define CCxxx0_FREQEST      0x32
  100. #define CCxxx0_LQI          0x33
  101. #define CCxxx0_RSSI         0x34
  102. #define CCxxx0_MARCSTATE    0x35
  103. #define CCxxx0_WORTIME1     0x36
  104. #define CCxxx0_WORTIME0     0x37
  105. #define CCxxx0_PKTSTATUS    0x38
  106. #define CCxxx0_VCO_VC_DAC   0x39
  107. #define CCxxx0_TXBYTES      0x3A
  108. #define CCxxx0_RXBYTES      0x3B

  110. #define CCxxx0_PATABLE      0x3E
  111. #define CCxxx0_TXFIFO       0x3F
  112. #define CCxxx0_RXFIFO       0x3F
  113. //SPI初始化
  114. void SpiC1101Init(void);
  115. //向?qū)?yīng)地址寫數(shù)據(jù)
  116. void SPiCWriteReg(u8 Addr,u8 Value);
  117. //連續(xù)寫配置寄存器
  118. void SpiCWriteBurstReg(u8 Addr,u8 *Buffer,u8 Count);
  119. // 讀取寄存器值
  120. u8 SpiCReadReg(u8 Addr);
  121. //讀取以addr地址開始的一串?dāng)?shù)據(jù)，存入Buffer
  122. void SpiCReadBurstReg(u8 Addr,u8 *Buffer,u8 Count);
  123. //讀取狀態(tài)
  124. u8 SpiCReadStatue(u8 Addr);
  125. //發(fā)送命令
  126. void SpiCStrobe(u8 Strobe);
  127. //上電復(fù)位
  128. void SPiCPowerUpReset(void);
  129. //寄存器配置
  130. void WriteRfSetting(void);
  131. //發(fā)送一組數(shù)組
  132. void SpiCSendPacket(u8 *TxBuffer,u8 Size);
  133. //接收數(shù)據(jù)
  134. u8 SpiCReceivePacket(u8 *RxBuffer,u8 *Size);
  135. //初始化
  136. void CC1101Init(void);
復(fù)制代碼
回復(fù)

使用道具 舉報(bào)

本版積分規(guī)則

手機(jī)版|小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表
主站蜘蛛池模板： 九九久久久 | 亚洲一区欧美一区 | 国产免费福利在线 | 国产精品久久国产精品 | 97视频在线观看网站 | 国产专区视频 | 精久久| xxx国产精品视频 | 国产精品久久网 | 成人精品毛片国产亚洲av十九禁 | 亚洲国产成人在线视频 | 天天久久| 日韩av福利在线观看 | 成人高清视频在线观看 | 人妖一区 | 91久久视频| 中文字幕日韩欧美一区二区三区 | 精品亚洲一区二区 | 波多野结衣电影一区 | 国产福利91精品 | 亚洲免费三级 | 国产一区二区 | 一区二区伦理电影 | 国产99精品 | 亚洲日本免费 | 日韩精品二区 | 国产成年人小视频 | 久久av一区| 一区二区三区不卡视频 | 亚洲最大福利网 | 国产精品日韩欧美一区二区 | 黑人巨大精品欧美一区二区一视频 | 国产在线精品一区二区三区 | 婷婷久久一区 | 欧美4p| 天天精品在线 | 久久99久久99精品免视看婷婷 | 国产三区av| 久久看精品| 免费国产黄 | 亚洲精品福利视频 |