Flash 控制器

無

l   增加低速操作位LFOM (FATCON[4]，@0x5000C018)，軟件對該位寫 1使能訪問FLASH代碼時0等待狀態。

系統管理

l   無時鐘穩定檢測機制

l   內部 22.1184 MHz 振蕩時鐘選擇寄存器： HCLK_S=1xx

l   增加時鐘狀態寄存器(CLKSTATUS @

0x5000020C)，切換系統時鐘源前，軟件必須檢測新的時鐘是穩定可靠的， 否則，時鐘不能正確切換。

l   需要用內部 22.1184 MHz 振蕩器時，時鐘選擇寄存器：HCLK_S=111。

GPIO

l   最少的GPIO 翻轉周期為 7 個系統時鐘周期

l   最少的GPIO 翻轉周期從7個系統時鐘周期減少到 4 個系統時鐘周期。

l   增加位操作控制，所有管腳都可以獨立地進行讀寫操作。

定時器

l   在CPU 讀 TDR時，僅僅能讀到 even 值，TDR 不能真實反映計數器的正確的值。

l   TDR的值為真實的計數值減3。

l   修正6個計數器的值。

軟件對寄存器CTB (TCSRx[24] @ 0x40010000，0x40010020，0x4011000，0x40110020)寫1使能計數模式，由定時器時鐘來采集外部事件。

l   增加計數模式使能位， TDR 的值就是采集到的外部事件數值。

l   在 T0/1/2/3管腳增加時鐘輸出模式。通過軟件寫“10”到寄存器TCSRx[28:27] 的MODE位來使能。

UART

l   不支持 RS485 模式

l   增加 RS485模式。

ADC

無

l   增加差分模式時的 有符號/無符號采集，軟件寫DMOF=1 (ADCR[31]) 時使能這個特性。 ADC的轉換結果在ADDRx存儲器中擴展到 16 比特。

PWM

l   PWM 的寄存器CCR0/CCR2  (@0x40040050，0x40140050，0x40040054，0x40140054)  的標志位6，7，22 和 23  (CRLRI0，CFLRI0，CRLRI1  和 CFLRI1) 寫0時清除。

l  軟件寫 CBn (PBCR[0] @0x4004003C，0x4014003C)為1時， CCR0/CCR2的6，7，22  和 23 (CRLRI0， CFLRI0，CRLRI1和 CFLRI1)位寫1時清除。保持 CBn =0， 這些位要寫 0 時清除。

I2S

無

l   I2S  模塊時鐘源選擇位I2S_S(CLKSEL2[1:0]) 的默認值為“11”。

高性能模式

無

l   寄存器[url=]CPR (@0x50000010)的第0位 HPE 用于使能FLASH連續代碼地址訪問，內置SRAM訪問和GPIO 腳的番速度會改進。[/url]

l   HPE=0，FLASH控制，SRAM讀訪問和GPIO 腳的翻轉性能 完全兼容于NUC100RD1AN。

l   HPE=1，CPU 性能增加接近 10%  和GPIO翻轉周期從7 個 HCLK減少到4 個HCLK的時鐘周期。