31~26

31:27

位26:24

MCO： 微控制器時鐘輸出 (Microcontroller clock output)
由軟件置’1’或清零。
0xx：沒有時鐘輸出；
100：系統時鐘(SYSCLK)輸出；
101：內部RC振蕩器時鐘(HSI)輸出；
110：外部振蕩器時鐘(HSE)輸出；
111：PLL時鐘2分頻后輸出。

USBPRE：USB預分頻 (USB prescaler)
由軟件置’1’或清’0’來產生48MHz的USB時鐘。在RCC_APB1ENR寄存器中使能USB時鐘之前，必須保證該位已經有效。如果USB時鐘被使能，該位不能被清零。
0：PLL時鐘1.5倍分頻作為USB時鐘
1：PLL時鐘直接作為USB時鐘

PLLMUL：PLL倍頻系數 (PLL multiplication factor)
由軟件設置來確定PLL倍頻系數。只有在PLL關閉的情況下才可被寫入。
注意：PLL的輸出頻率不能超過72MHz
0000：PLL 2倍頻輸出 1000：PLL 10倍頻輸出
0001：PLL 3倍頻輸出 1001：PLL 11倍頻輸出
0010：PLL 4倍頻輸出 1010：PLL 12倍頻輸出
0011：PLL 5倍頻輸出 1011：PLL 13倍頻輸出
0100：PLL 6倍頻輸出 1100：PLL 14倍頻輸出
0101：PLL 7倍頻輸出 1101：PLL 15倍頻輸出
0110：PLL 8倍頻輸出 1110：PLL 16倍頻輸出
0111：PLL 9倍頻輸出 1111：PLL 16倍頻輸出

PLLXTPRE：HSE分頻器作為PLL輸入 (HSE divider for PLL entry)
由軟件置’1’或清’0’來分頻HSE后作為PLL輸入時鐘。只能在關閉PLL時才能寫入此位。
0：HSE不分頻
1：HSE 2分頻

PLLSRC：PLL輸入時鐘源 (PLL entry clock source)
由軟件置’1’或清’0’來選擇PLL輸入時鐘源。只能在關閉PLL時才能寫入此位。
0：HSI振蕩器時鐘經2分頻后作為PLL輸入時鐘
1：HSE時鐘作為PLL輸入時鐘。

ADCPRE[1:0]：ADC預分頻 (ADC prescaler)
由軟件置’1’或清’0’來確定ADC時鐘頻率
00：PCLK2 2分頻后作為ADC時鐘
01：PCLK2 4分頻后作為ADC時鐘
10：PCLK2 6分頻后作為ADC時鐘
11：PCLK2 8分頻后作為ADC時鐘

PPRE2[2:0]：高速APB預分頻(APB2) (APB high-speed prescaler (APB2))
由軟件置’1’或清’0’來控制高速APB2時鐘(PCLK2)的預分頻系數。
0xx：HCLK不分頻
100：HCLK 2分頻
101：HCLK 4分頻
110：HCLK 8分頻
111：HCLK 16分頻

PPRE1[2:0]：低速APB預分頻(APB1) (APB low-speed prescaler (APB1))
由軟件置’1’或清’0’來控制低速APB1時鐘(PCLK1)的預分頻系數。
警告：軟件必須保證APB1時鐘頻率不超過36MHz。
0xx：HCLK不分頻
100：HCLK 2分頻
101：HCLK 4分頻
110：HCLK 8分頻
111：HCLK 16分頻

HPRE[3:0]： AHB預分頻 (AHB Prescaler)
由軟件置’1’或清’0’來控制AHB時鐘的預分頻系數。
0xxx：SYSCLK不分頻
1000：SYSCLK 2分頻  1100：SYSCLK 64分頻
1001：SYSCLK 4分頻  1101：SYSCLK 128分頻
1010：SYSCLK 8分頻  1110：SYSCLK 256分頻
1011：SYSCLK 16分頻 1111：SYSCLK 512分頻

SWS[1:0]：系統時鐘切換狀態 (System clock switch status)
由硬件置’1’或清’0’來指示哪一個時鐘源被作為系統時鐘。
00：HSI作為系統時鐘；
01：HSE作為系統時鐘；
10：PLL輸出作為系統時鐘；
11：不可用。

SW[1:0]：系統時鐘切換 (System clock switch)
由軟件置’1’或清’0’來選擇系統時鐘源。
00：HSI作為系統時鐘；
01：HSE作為系統時鐘；
10：PLL輸出作為系統時鐘；
11：不可用