EPM240/570 CPLD系統板的晶振和復位問題

ID:1007932 · 發表于 2022-5-21 00:36

EPM240/570系統板中芯片有4個GCLK,是可以接4個晶振時鐘源嗎？還是說只能用一個時鐘?網上的意思好像只能有一個全局時鐘，那還可以有多個局部時鐘？
CPLD不需要復位嗎？為啥我沒找到復位引腳，但我看到別人的板子上有的有復位按鈕，有的又沒有

ID:883242 · 發表于 2022-5-21 07:03

CPLD本身并不需要復位，但是你設計好的成品可能需要復位。

ID:94031 · 發表于 2022-5-21 07:24

一般應用，一個全局時鐘就行，特殊應用有可能要多個時鐘源。

ID:123289 · 發表于 2022-5-21 16:13

起點有嚴格要求東東，需要復位至起點。
沒有起點要求的，不必復位。
應用單元，只要有辦法，能得到合適的時鐘即可，需要用幾個就用幾個。未必四個晶振都用。

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费