1、掌握利用Quartus II 9.0 軟件開發(fā)數(shù)字電路的基本流程以及掌握Quartus II軟件的詳細(xì)操作。

2、掌握使用VHDL原理圖設(shè)計(jì)進(jìn)行集成電路系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)方法。

二 實(shí)驗(yàn)前的準(zhǔn)備

1、打開計(jì)算機(jī)電源，運(yùn)行Quartus II軟件。

2、工程文件需要保存在D盤工作文件夾中，本設(shè)計(jì)需要保存3個工程，請為其設(shè)定3個獨(dú)立的文件夾。本次實(shí)驗(yàn)工作文件夾為exp3，在exp3下再建3個文件夾CNT10、CNTD10、CNT60，分別將十進(jìn)制計(jì)數(shù)器、雙十進(jìn)制計(jì)數(shù)器、30進(jìn)制計(jì)數(shù)器的工程保存在對應(yīng)文件夾中。

三 實(shí)驗(yàn)要求

學(xué)習(xí)使用Quartus II 9.0軟件，掌握VHDL文本描述和原理圖描述的RTL級描述方法，掌握計(jì)數(shù)器的描述方法。

四 實(shí)驗(yàn)內(nèi)容

（一）基于74390的十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

1、十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)原理，采用74390作為十進(jìn)制計(jì)數(shù)器，注意74390的工作原理。

注意：圖中粗線q[3..0]代表總線，細(xì)線q[0]-q[3]代表總線中的單根線。右鍵點(diǎn)擊粗/細(xì)線，選擇Properties，可為連接線命名。在圖上看，q[0]-q[3]與q[3..0]是斷開的，經(jīng)綜合后，此兩部分會被EDA工具自動連上。因此，相同名稱的線會在綜合時自動連接上。

2、建立工程CNT10，建立原理圖文件CNT10，添加74390元件，完成十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方案。對十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方案進(jìn)行時序仿真，將仿真波形寫入實(shí)驗(yàn)報告。

（二）含時鐘使能的2位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

1、含時鐘使能的2位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)原理圖

2、建立工程CNTD10，建立原理圖文件CNTD10，完成含時鐘使能的2位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方案。并對該方案進(jìn)行時序仿真，將仿真波形寫入實(shí)驗(yàn)報告。

（三）含時鐘使能的60進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

1、參考含時鐘使能的2位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)原理圖，對原理圖進(jìn)行修改，完成60進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方案。

2、建立工程CNT60，建立原理圖文件CNT60，完成60進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方案，并進(jìn)行時序仿真，將仿真波形寫入實(shí)驗(yàn)報告。

思考：60進(jìn)制如何實(shí)現(xiàn)？當(dāng)滿足進(jìn)位條件時，計(jì)數(shù)清理如何實(shí)現(xiàn)？

五 實(shí)驗(yàn)截圖過程

十進(jìn)制計(jì)數(shù)器原理圖

十進(jìn)制計(jì)數(shù)器時序仿真波形圖

含時鐘使能的2位十進(jìn)制計(jì)數(shù)器

含時鐘使能的2位十進(jìn)制計(jì)數(shù)器時序仿真波形圖

含時鐘使能的60進(jìn)制計(jì)數(shù)器原理圖

含時鐘使能的60進(jìn)制計(jì)數(shù)器時序仿真波形圖

EXP3.zip (1001.04 KB, 下載次數(shù): 10)

2021-2-24 18:24 上傳

點(diǎn)擊文件名下載附件
下載積分: 黑幣 -5

實(shí)驗(yàn) 含時鐘使能的十進(jìn)制計(jì)數(shù)器的設(shè)計(jì).docx (470.32 KB, 下載次數(shù): 5)

2021-2-24 18:24 上傳

點(diǎn)擊文件名下載附件
下載積分: 黑幣 -5