寄存器是數據儲存單元的抽象。寄存器數據類型的關鍵字是reg.通過賦值語句可以改變寄存器儲存的
值，其作用與改變觸發器儲存的值相當。Verilog HDL語言提供了功能強大的結構語句使設計者能有
效地控制是否執行這些賦值語句。這些控制結構用來描述硬件觸發條件，例如時鐘的上升沿和多路器
的選通信號。在行為模塊介紹這一節中我們還要詳細地介紹這些控制結構。reg類型數據的缺省初始
值為不定值，x。
reg型數據常用來表示用于“always”模塊內的指定信號，常代表觸發器。通常，在設計中要由“always”
塊通過使用行為描述語句來表達邏輯關系。在“always”塊內被賦值的每一個信號都必須定義成reg
型。
reg型數據的格式如下：
reg [n-1:0] 數據名1,數據名2,… 數據名i;
或
reg [n:1] 數據名1,數據名2,… 數據名i;
reg是reg型數據的確認標識符，[n-1:0]和[n:1]代表該數據的位寬，即該數據有幾位（bit)。最后
跟著的是數據的名字。如果一次定義多個數據，數據名之間用逗號隔開。聲明語句的最后要用分號表
示語句結束。看下面的幾個例子：
reg rega; //定義了一個一位的名為rega的reg型數據
reg [3:0] regb; //定義了一個四位的名為regb的reg型數據
reg [4:1] regc, regd; //定義了兩個四位的名為regc和regd的reg型數據
對于reg型數據，其賦值語句的作用就象改變一組觸發器的存儲單元的值。在Verilog中有許多構造
(construct)用來控制何時或是否執行這些賦值語句。這些控制構造可用來描述硬件觸發器的各種具
體情況，如觸發條件用時鐘的上升沿等，或用來描述具體判斷邏輯的細節，如各種多路選擇器。reg
型數據的缺省初始值是不定值。reg型數據可以賦正值，也可以賦負值。但當一個reg型數據是一個表
達式中的操作數時，它的值被當作是無符號值，即正值。例如：當一個四位的寄存器用作表達式中的
操作數時，如果開始寄存器被賦以值-1,則在表達式中進行運算時，其值被認為是+15。
|
