|
基于FPGA的DDS程序設(shè)計,語言Verilog,可更改頻率相位
|
-
51hei.png
(10.01 KB, 下載次數(shù): 143)
下載附件
2020-10-21 22:39 上傳
-
51hei.png
(17.69 KB, 下載次數(shù): 111)
下載附件
2020-10-21 22:39 上傳
-
-
DDS.7z
2020-10-21 22:41 上傳
點擊文件名下載附件
下載積分: 黑幣 -5
6.25 MB, 下載次數(shù): 29, 下載積分: 黑幣 -5
基于FPGA的DDS
評分
-
查看全部評分
|