1、實驗要求
1）進一步掌握 QuartusII 軟件的設計和波形仿真。
2）掌握用邏輯門設計組合邏輯電路的一般設計方法。
3）掌握與或非門的邏輯功能。
復習與或非門、異或門的邏輯功能，用與或非門、異或門、與非門實現全加器電路，并在 QuartusII 環境下完成邏輯設計輸入、工程編譯、波形仿真
2、實驗相關知識
5.png (23.13 KB, 下載次數: 197)
下載附件
2020-9-17 09:11 上傳
此次實驗用到了7455與或非門，該集成芯片是數電理論課未接觸過的，在實驗課這里相當于是一種擴展。該芯片共有8個輸入端子，分為兩組，ABCD相與，EFGH相與，最后再相與非，根據表達式未出現非門，所以使用與非門即可。
3、實驗設計（包括：邏輯定義、列寫真值表、邏輯表達式）邏輯定義，如下圖真值表中，定義輸入端為An、Bn、Cn-1，輸出端子Sn、Cn。全加器能把本位兩個加數An、Bn和來自低位的進位Cn-1三者相加，得到求和結果Sn和該位的進位信號Cn
6.jpg (188.16 KB, 下載次數: 195)
下載附件
2020-9-17 09:11 上傳
4、設計原理圖截圖
7.png (60.42 KB, 下載次數: 199)
下載附件
2020-9-17 09:11 上傳
5、仿真波形截圖
8.png (31.02 KB, 下載次數: 209)
下載附件
2020-9-17 09:11 上傳
6、實驗思考
（1）總結與或非門電路的特點。
（2）總結用邏輯門設計組合電路的方法
（1）解： 與或非門電路可同時輸入多路信號，并且對輸入的信號完成先與后或非的邏輯運算。與或非門電路將與門和或非門集成，對比完全使用獨立門電路，極大簡化了電路設計。
（2）解： 組合邏輯電路的設計，一般都要經歷幾個步驟： a、將實際問題轉換成數字邏輯語言來表達 b、根據需解決問題來進行合理的邏輯定義 c、根據實際功能完成真值表的繪制 d、依據真值表及卡諾圖等手段列寫相應的邏輯表達式 e、通過輔助軟件進行電路搭建和仿真實驗 f、對電路設計和仿真結果進行評價 g、進一步調試改進以優化電路
7、實驗總結
此次實驗通全加器的設計，對組合邏輯設計的方法和流程更加熟練清晰。數電實驗比較新穎的一點就是使用了與或非門，7455芯片以前從未接觸過，關于全加器的設計，其實數電理論課是用專門的全加器（74LS183）來引入的。 還有一點發現，是關于芯片使用的。在Quartus軟件中的芯片管腳只把輸入輸出或者使能端抽象出來了，供電VCC和接地已經去掉了，而Multisim軟件供電都是要自己連接的，這樣的一個方便可能就是專注于邏輯設計而簡化基礎電路設計。 | 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
