|
見附件
0.png (8.02 KB, 下載次數(shù): 48)
下載附件
2019-5-8 02:15 上傳
Verilog源程序如下:
- module yxcom(
- input wire [7:0] i,
- input wire Ei,
- output reg [2:0] A,
- output reg B,
- output reg C
- );
- always @(i or Ei)
- if (Ei)
- begin
- A<=3'b111;
- B<=1;
- C<=1;
- end
- else if (i[7]==0)
- begin
- A<=3'b000;
- B<=1;
- C<=0;
- end
- else if (i[6]==0)
- begin
- A<=3'b001;
- B<=1;
- C<=0;
- end
- else if (i[5]==0)
- begin
- A<=3'b010;
- B<=1;
- C<=0;
- end
- else if (i[4]==0)
- begin
- A<=3'b011;
- B<=1;
- C<=0;
- end
- else if (i[3]==0)
- begin
- A<=3'b100;
- B<=1;
- C<=0;
- end
- else if (i[2]==0)
- begin
- A<=3'b101;
- B<=1;
- C<=0;
- end
- else if (i[1]==0)
- begin
- A<=3'b110;
- B<=1;
- C<=0;
- end
- else if (i[0]==0)
- begin
- A<=3'b111;
- B<=1;
- C<=0;
- end
- else if (i==8'b00000000)
- begin
- A<=3'b111;
- B<=0;
- C<=1;
- end
- endmodule
復(fù)制代碼
所有資料51hei提供下載:
yxcom.7z
(2.81 MB, 下載次數(shù): 8)
2019-5-8 02:16 上傳
點擊文件名下載附件
下載積分: 黑幣 -5
|
評分
-
查看全部評分
|