verilog編寫uart實例

ID:425392 · 發表于 2018-11-12 23:35

發送數據過程：空閑狀態，線路處于高電位；當收到發送數據指令后，拉低線路一個數據位的時間 T ，接著數據按低位到高位依次發送，數據發送完畢后，接著發送奇偶校驗位和停止位（停止位為高電位），一幀資料發送結束。接收數據過程：空閑狀態，線路處于高電位；當檢測到線路的下降沿（線路
電位由高電位變為低電位）時說明線路有數據傳輸，按照約定的波特率從低位到高位接收數據，數據接收完畢后，接著接收并比較奇偶校驗位是否正確，如果正確則通知后續設備準備接收數據或存入緩存。由于 UART 是異步傳輸，沒有傳輸同步時鐘。為了能保證數據傳輸的正確性，UART 采用 16 倍數據波特率的時鐘進行采樣。每個數據有 16 個時鐘采樣，取中間的采樣值，以保證采樣不會滑碼或誤碼。一般 UART 一幀的數據位數為 8，這樣即
使每個數據有一個時鐘的誤差，接收端也能正確地采樣到數據。UART 的接收數據時序為：當檢測到數據的下降沿時，表明線路上有數據進行
傳輸，這時計數器 CNT 開始計數，當計數器為 24=16+8 時，采樣的值為第 0 位數據；當計數器的值為 40 時，采樣的值為第 1 位數據，依此類推，進行后面 6 個數據的采樣。如果需要進行奇偶校驗，則當計數器的值為 152 時，采樣的值即為奇偶位；當計數器的值為 168 時，采樣的值為“1”表示停止位，一幀數據接收完成。下文將按上面的算法進行 Verilog HDL 語言建模與仿真.

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

verilog編寫uart實例