信號完整性研究（共32頁pdf下載）

ID:380880 · 發表于 2018-9-14 00:56

信號完整性研究,比較好的資料，大名鼎鼎的于博士寫的

信號完整性研究：什么是信號完整性?
如果你發現，以前低速時代積累的設計經驗現在似乎都不靈了，同樣的設計，以前沒問題，可是現在卻無法工作，那么恭喜你，你碰到了硬件設計中最核心的問題：信號完整性。早一天遇到，對你來說是好事。

在過去的低速時代，電平跳變時信號上升時間較長，通常幾個 ns。器件間的互連線不至于影響電路的功能，沒必要關心信號完整性問題。但在今天的高速時代，隨著 IC 輸出開關速度的提高，很多都在皮秒級，不管信號周期如何，幾乎所有設計都遇到了信號完整性問題。另外，對低功耗追求使得內核電壓越來越低，1.2v 內核電壓已經很常見了。因此系統能容忍的噪聲余量越來越小，這也使得信號完整性問題更加突出。

廣義上講，信號完整性是指在電路設計中互連線引起的所有問題，它主要研究互連線的電氣特性參數與數字信號的電壓電流波形相互作用后，如何影響到產品性能的問題。主要表現在對時序的影響、信號振鈴、信號反射、近端串擾、遠端串擾、開關噪聲、非單調性、地彈、電源反彈、衰減、容性負載、電磁輻射、電磁干擾等。

信號完整性問題的根源在于信號上升時間的減小。即使布線拓撲結構沒有變化，如果采用了信號上升時間很小的 IC 芯片，現有設計也將處于臨界狀態或者停止工作。

下面談談幾種常見的信號完整性問題。

反射：
圖 1 顯示了信號反射引起的波形畸變。看起來就像振鈴，拿出你制作的電路板，測一測各種信號，比如時鐘輸出或是高速數據線輸出，看看是不是存在這種波形。如果有，那么你該對信號完整性問題有個感性的認識了，對，這就是一種信號完整性問題。
很多硬件工程師都會在時鐘輸出信號上串接一個小電阻，至于為什么，他們中很多人都說不清楚，他們會說，很多成熟設計上都有，照著做的�；蛟S你知道，可是確實很多人說不清這個小小電阻的作用，包括很多有了三四年經驗的硬件工程師，很驚訝么?可這確實是事實，我碰到過很多。其實這個小電阻的作用就是為了解決信號反射問題。而且隨著電阻的加大，振鈴會消失，但你會發現信號上升沿不再那么陡峭了。這個解決方法叫阻抗匹配，奧，對了，一定要注意阻抗匹配，阻抗在信號完整性問題中占據著極其重要的地位。

串擾：
如果足夠細心你會發現，有時對于某根信號線，從功能上來說并沒有輸出信號，但測量時，會有幅度很小的規則波形，就像有信號輸出。這時你測量一下與它鄰近的信號線，看看是不是有某種相似的規律！對，如果兩根信號線靠的很近的話，通常會的。這就是串擾。當然，被串擾影響的信號線上的波形不一定和鄰近信號波形相似，也不一定有明顯的規律，更多的是表現為噪聲形式。串擾在當今的高密度電路板中一直是個讓人頭疼的問題，由于布線空間小，信號必然靠得很近，因此你比須面對它，只能控制但無法消除。對于受到串擾的信號線，鄰近信號的干擾對他來說就相當于噪聲。

串擾大小和電路板上的很多因素有關，并不是僅僅因為兩根信號線間的距離。當然，距離最容易控制，也是最常用的解決串擾的方法，但不是唯一方法。這也是很多工程師容易誤解的地方。更深入的討論，我會在后續文章中陸續推出

軌道塌陷：
噪聲不僅存在于信號網絡中，電源分配系統也存在。我們知道，電源和地之間電流流經路徑上不可避免存在阻抗，除非你能讓電路板上的所有東西都變成超導體。那么，當電流變化時，不可避免產生壓降，因此，真正送到芯片電源管腳上的電壓會減小，有時減小得很厲害，就像電壓突然產生了塌陷，這就是軌道塌陷。軌道塌陷有時會產生致命的問題，很可能影響你的電路板的功能。高性能處理器集成的門數越來越多，開關速度也越來越快，在更短的時間內消耗更多的開關電流，可以容忍的噪聲變得越來越小。但同時控制噪聲越來越難，因為高性能處理器對電源系統的苛刻要求，構建更低阻抗的電源分配系統變得越來越困難。你可能注意到了，又是阻抗，理解阻抗是理解信號完整性問題的關鍵。

信號完整性問題涉及面比較廣，這里只是簡單介紹幾種現象，希望這篇文章能讓你對信號完整性有個初步的認識。信號完整性，將是每個硬件工程師的必修課。早一天接觸，早一天受益。

完整的pdf格式文檔51黑下載地址（共32頁）：

信號完整性研究.pdf (623.16 KB, 下載次數: 42)