2018電賽-簡易數字信號時序分析裝置（G題）研究與討論

ID:226339 · 發表于 2018-7-21 04:55

2018年TI杯大學生電子設計競賽

G題：簡易數字信號時序分析裝置（高職高專）

1. 任務

設計一個數字信號時序分析裝置，可在示波器（X-Y模式）上同時顯示8路數字信號時序，裝置的系統組成如圖1所示。

2．要求

（1）設計制作8位數字信號發生電路，可產生8位并行移位循環輸出的TTL電平信號，TTL電平的外輸入移位時鐘clock信號頻率為100kHz，D0 ~ D7循環輸出的時序波形如圖2。（20分）

（2）設計制作數字信號時序分析裝置，通過鍵盤預置8位單級觸發字TW，滿足觸發條件（即D0 ~ D7剛好為預置的TW）時，可在示波器上不重疊地自左至右同時顯示8路數字信號1個移位循環周期的時序波形。（30分）（3）8路數字信號時序波形的觸發時間位置可調，可分別選擇“觸發開始跟蹤”、“中心觸發”和“觸發終止跟蹤”三種方式（即觸發字的時間位置可分別選在示波器屏幕的左側、中間和右側）。（15分）

（4）在示波器屏幕上添加可手動位移的時間標志線（屏幕上的豎亮線），并用8個LED顯示時間標志線對應時刻的8路數字信號的狀態字SW（狀態1時LED點亮、狀態0時LED熄滅）。（15分）

（5）在觸發字時刻，分析裝置對8路數字信號的邏輯狀態開始采集與存儲，并可在示波器上回放2個移位循環周期的8路數字信號時序波形。（10分）
（6）其他（10分）

（7）設計報告（20分）

項目	主要內容	滿分
方案論證	比較與選擇，方案描述。	3
理論分析與計算	系統相關參數設計	5
電路與程序設計	系統組成，原理框圖與各部分電路圖，系統軟件與流程圖。	5
測試方案與測試結果	測試結果完整性，測試結果分析。	5
設計報告結構及規范性	摘要，正文結構規范，圖表的完整與準確性。	2
總分		20

3．說明

（1）8路數字信號發生電路輸出與時序分析裝置輸入端D0~ D7之間采用跳線連接，供設計作品測試時可能顛倒輸入接線順序使用。數字信號時序分析裝置如需clock信號，或需產生與clock信號同步的時鐘信號，均可直接引用外部輸入的clock信號。

（2）可預置的觸發字TW是8位二進制碼組（稱為字），碼組D0 ~ D7稱為狀態字SW（本題僅有8種不同的SW），SW等于TW時觸發X通道掃描。

（3）可對clock信號8分頻得到同步掃描周期信號，將其變換為周期性斜升波作為示波器X通道輸入的掃描信號。

（4）完成第（2）步要求時，既可采用8通道A/D采集輸入數字信號，也可采用簡單方案，即“八進制計數器、D/A、8選1模擬開關、加法器”組合的簡單實現方案，其中八進制計數器對clock信號計數形成3位地址碼，同時作為用于輪流選通D0 ~ D7的8選1模擬開關的選通信號及D/A地址線，使D/A輸出8級周期性階梯波，這8個臺階電壓分別與模擬開關選通輸出的某一路數字信號疊加，確保8路數字信號波形顯示不重疊。加法器可以是有源的，也可以是無源的，其輸出接示波器Y通道。

（5）現場測試正式開始后，參賽者不能再對示波器進行任何調整操作。

2018年TI杯大學生電子設計競賽所有題目詳見：
http://www.zg4o1577.cn/bbs/dpj-129048-1.html