數字電子鐘的設計 一.設計名稱:數字電子鐘的設計 二.設計目的: 1.熟悉集成電路的引腳安排; 2.掌握各芯片的邏輯功能及使用方法。 3.了解數字鐘的組成及工作原理。 4.熟悉數字鐘的設計與制作。 三.設計原理思路 數字電子鐘是由石英晶體振蕩器,分頻器,計數器,譯碼器,顯示器及校時電路組成,由石英晶體振蕩器產生的信號經過分頻器作為秒脈沖,秒脈沖送入計時器,分數結果通過“時”,“分”,“秒”譯碼器顯示時間。 數字電子鐘原理框圖如下圖所示: file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3945.tmp.png晶體振蕩器 |
file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3946.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3957.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3958.tmp.png file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3968.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3969.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps396A.tmp.png file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps397B.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps397C.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps397D.tmp.png file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps397E.tmp.png file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps398E.tmp.png校時電路 |
四.設計任務與要求 1.設計一個具有“時”“分”“秒”顯示的電子鐘(23小時59分59秒),具有校時,校分功能。 2.用中小規模集成電路組成電子鐘,并在實驗箱上進行組裝,調試。 3.畫出框圖和邏輯電路圖,寫出設計,實驗總結報告。 4.選做功能: (1)鬧鐘功能 (2)整點報時。從59分50秒開始,每隔2秒發出一次“嘟”的信號。連續五次,最后一次要求高音“嘟”的信號,從此信號結束到達正點。 (3)日歷系統 五.multisim仿真 1.用電腦上的軟件multisim進行仿真,所需器件類型如下: 74LS160芯片6個,+5V電壓源,七段數碼管6個,與門3個,非門3個,導線若干,開關4個 2.電源單元要使用VCC 3.時間計數單元 時間計數單元有時計數、分計數和秒計數等幾個部分 時計數單元為24進制計數器,分和秒計數單元為60進制計數器。 秒,分,十計數單元分別如下: file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps398F.tmp.jpg 秒計數單元 file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39A0.tmp.jpg 分計數單元 file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39A1.tmp.jpg 時計數單元 4.顯示單元 顯示單元使用DCD_HEX七段顯示數碼管 file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39A2.tmp.jpg 5.校時電路 當重新接通電源或走時出現誤差時都需耍對時間進行校正。通常,校正時間的方法是:首先截斷正常的計數通路,然后再進行人工出觸發計數或將頻率較高的信號加到需耍校正的計數單元的輸入端,校正好后,再轉入正常計時狀態即可。
| | file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39A3.tmp.png | 根據要求,數字鐘應具有分校正和時校正功能,因此,應截斷分個位和時個位的直接計數通路,并采用正常計時信號與校正信號可以隨時切換的電路接入其中。
| | file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39B4.tmp.jpg | a.校時分鐘數時,將開關9斷開,斷開閉合一次開關8將使分顯示器計數加1
b.校時時的時候,將開關6斷開,斷開閉合一次開關7將使時顯示器計數加1 6.實驗整體設計仿真電路圖如下頁 file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39B5.tmp.jpg
六.實驗室搭電路 1.連接好的電路圖如下: file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39B6.tmp.png 該電路輸入接1Hz的輸入,將使得其示數增加頻率和實際時間相同 七.實驗心得 我們學習了數字電子電路和模擬電子電路,對電子技術有了一些初步了解, 但那都是一些理論的東西。通過這次數字電子鐘的課程設計,我們才把學到的東 西與實踐相結合。從中對我們學的知識有了更進一步的理解。 1.連接電路時要按照秒,分,時的順序進行,每一個模塊沒有問題之后再做下一個。設計中導線太多,按照電路圖全部連好再檢查的話,不容易理清線路; 2.實驗室有些導線可能是壞的,在連線前要檢查每一根導線的好壞,; 3.設計時可能會有多個方案,這時要選擇比較簡單可行的,芯片要選擇常見的,否則可能使得實驗無法在實驗室進行; 4.調試過程中,第一次是按照電路圖先把要接電源和接地的全部連好再連接,但是當出現問題時由于電路復雜,無法弄清楚是哪一根導線連錯,最后是按照秒,分,時的順序,調制好一部分后再繼續連接下一個部分。 5.在設計過程中,遇到自己解決不了的問題要和同組伙伴溝通討論,或者和其他同學討論效果會比自己一個人來做好; 6.對于multisim的運用更加熟練。 八.參考文獻 1.王毓銀 數字電路邏輯設計(第二版) 高等教育出版社 2.唐華光,陳大欽 電子技術基礎數字部分 高等教育出版社 3.閻石 數字電子技術基礎 高等教育出版社 4.任駿 數字電子技術實驗 東北大學出版社
|