1引言
DSP由于運算速度快,具有可編程特性及接口靈活的特點,使得它在電子產品的研制中,發揮著越來越大的作用。采用DSP器件來實現數字信號處理系統更是成了當前的發展趨勢。如何以最短的開發周期,開發出適于自己應用的高性能低成本的DSP板,己經成為廣大DSP工程技術人員共同關心的問題。
DSP最小系統板硬件設計是本文的主要任務。在介紹TMS320F2812基本特點的基礎上,運用DSP技術和硬件電路設計知識進行了DSP最小系統設計,包括電源設計、復位電路設計、時鐘電路設計、外擴存儲器設計、JTAG接口設計等,為實現基本的程序演示,還增加了外部中斷,基本輸入輸出、以及異步串行通信模塊。
本文使用Altium Designer Summer 09設計電路板,繪制電路原理圖,并對最小系統的高速PCB板進行了設計。
最后,以自行設計的高速 DSP板為硬件平臺,使用CCS3.3軟件,編寫測試程序。經過多次軟硬件調試和測試,驗證了DSP最小系統板卡能正常運行,能滿足基本信號處理的要求。
2硬件設計
2.1電源設計
在F2812中對上電順序有嚴格的要求,而普通的線性穩壓芯片達不到要求,所以本文采用了專門的電源管理芯片TPS767D318。TPS767D318為雙通道輸出的可控電源轉換芯片,可以通過控制使能端從而控制電壓的輸出順序。TPS767D318的具體硬件設計如圖1所示,F2812的供電電壓為3.3V和1.8V,上電順序先后為3.3V、1.8V。設計的基本思想是,先使能3.3V輸出,然后利用場效應管BSS138驅動1.8V電的使能端,是芯片產生1.8V電壓,從而實現上電順序的控制。其中的+5V電壓為外部電源提供。
圖1 TPS767D318設計原理圖
2.2時鐘電路和復位電路設計
時鐘電路是時序邏輯電路最基本的組成部分,須要為其提供時鐘源,F2812才能正常工作,F2812內部有倍頻的PLL電路,在此我們使能鎖相環,并且為了提高系統的抗干擾能力,本文使用30M有源晶振為系統提供時鐘信號,通過PLL倍頻至150MHz,外部有源時鐘電路如圖2所示。
通常DSP正常工作時還需要一個復位電路,本文不采用按鍵復位,而是采用更高可靠性的復位芯片IMP809L,當外部供電電壓下降至2.7V時,系統就會產生復位,復位電路如圖3所示。
圖2 時鐘電路 圖3 復位電路
2.3外擴SRAM設計
添加SRAM是為了增加系統的存儲空間,在F2812中內部存儲空間很小,許多程序要求有較大的存儲空間,所以應在電氣平臺中添加SRAM。F2812中為用戶提供了眾多外部存儲空間,最多可擴展1M*16b的存儲空間。
SRAM為靜態隨機存儲器,一般由存儲矩陣、地址譯碼器和讀寫控制電路組成。本文采用IS61LV12816 SRAM, IS61LV12816有16根數據總線和17根地址總線,最大存儲空間為128K*16b。
在F2812Z中,可用的外部存儲空間為Zone0、Zone1、Zone2、Zone6,其中Zone0、Zone1共用一個片選信號線(44腳),Zone2的片選信號是(88腳),Zone6的片選信號是(133腳),本文將Zone2分配給SRAM,在硬件設計上,將(88腳)連接到IS61LV12816的片選信號()上,同時將DSP的讀使能信號線和寫使能信號線分別接到IS61LV12816的讀、寫使能信號線上,實現對IS61LV12816的讀寫控制。DSP可選配置為微計算機模式或者微處理器模式,IS61LV12816設計電路如圖4所示。
圖4 IS61LV12816設計原理圖
2.4JTAG接口電路設計
為方便程序的調試和下載,須要一個JTAG接口,如圖5所示。在程序調試時,須要配合CCS編譯環境以及XD510/XD560仿真器配合使用。
圖5 JTAG接口電路
2.5RS-232(串口)設計
串行通信接口(SCI)是一個采用發送、接收雙線制的異步串行通信接口,即通常所說的UART口,它支持16級的接收發送FIFO,從而降低了串口通信時CPU 的開銷。SCI模塊支持CPU和其它使用非歸零制(NRZ)的外圍設備之間的數字通信。在不使用FIFO的情況下,SCI接收器和發送器采用雙級緩沖模式,此時SCI接收器和發送器都有獨立的使能和中斷位,它們可以被設置成獨立操作或者同時進行全雙工通信模式。
在F2812中有兩路串行通信接口(SCI口),本文將SCIB口設計成RS-232口,主要測試與上位機進行通信的功能,電平轉換芯片采用美信公司的MAX3232。與上位機通信的接口采用通用的串口DB9,串口通信電路如圖6所示。
圖6 RS-232硬件設計電路圖
2.6GPIO(流水燈)設計
為測試通用輸入輸出,本文設計了流水燈電路,首先是一個燈亮、滅,然后兩個燈亮、滅,如此,燈的數目依次增加,直到8個燈全部點亮,最終滅燈。如圖7所示。
圖7 流水燈設計電路圖
2.7外部中斷設計
為測試外部中斷,本文設計了按鍵形式的外部中斷源,使用F2812 XINT1中斷引腳,如圖6所示。
圖8 外部中斷
3軟件(測試程序)設計
在程序測試部分本文實現這樣的功能,將上位機與F2812通過串口相連,上位機可以利用串口調試助手發送數據給F2812,當F2812接收到的數據為‘a’時,開啟流水燈;每按一次按鍵,F2812向上位機發送一個數據‘s’,利用串口調試助手可以看到接收的數據,并且關閉流水燈。
3.1系統設置總程序
4 結束語
本文是在學習了DSP及其在控制中的應用課程之后,對F2812最小系統的設計,根據以往的經驗對系統進行了定時、中斷、GPIO以及串行通信的測試,今后會在DSP的學習和設計中不斷努力,不斷總結。
完整的Word格式文檔51黑下載地址: