基本原理如下：
ICL7135是以雙積分方式進行A/D轉換的電路。每個轉換周期分為三個階段

[1].自動調零階段

[2].被測電壓積分階段

[3].對基準電壓進行反積分階段

以輸入電壓Vx為例，其積分器輸出端（ICL7135的4腳）的波形如圖1所示。“busy”輸出端（ICL7135的21腳）高電平的寬度等于積分和反積分時間之和。ICL7135內部規(guī)定積分時間固定為10001個時鐘脈沖時間，反積分時間與被測電壓的大小成比例。如果利用單片機內部的計數(shù)器對ICL7135的時鐘脈沖計數(shù)，利用busy作為計數(shù)器門控信號，控制計數(shù)器只能在busy為高電平時計數(shù)，將這段busy高電平時間內計數(shù)器的內容減去10001，其余數(shù)便等于被測電壓的數(shù)值,由圖可見,當BUSY變高時開始正向積分,反向積分到零時BUSY變低,所以BUSY可以用于控制計數(shù)器的啟動/停止.

CLKIN:時鐘信號輸入.當T=80ms時,fcp=125kHz,對50Hz工頻干擾有較大抑制能力,此時轉換速度為3次/s.極限值fcp=1MHz時,轉換速度為25次/s，以下是具體程序分析：（見附件）

word格式文檔下載：
ICL7135.doc (377 KB, 下載次數(shù): 88)

2018-1-23 10:53 上傳

點擊文件名下載附件
下載積分: 黑幣 -5