電源完整性理論基礎（共13頁pdf）

ID:267974 · 發表于 2017-12-27 21:03

一些硬件資料僅供參考，希望有用
電源完整性理論基礎
------- 阿鳴
隨著 PCB 設計復雜度的逐步提高，對于信號完整性的分析除了反射，串擾以及 EMI之外，穩定可靠的電源供應也成為設計者們重點研究的方向之一。尤其當開關器件數目不斷增加，核心電壓不斷減小的時候，電源的波動往往會給系統帶來致命的影響，于是人們提出了新的名詞：電源完整性，簡稱 PI(power integrity)。其實，PI和 SI是緊密聯系在一起的，只是以往的 EDA仿真工具在進行信號完整性分析時，一般都是簡單地假設電源絕對處于穩定狀態，但隨著系統設計對仿真精度的要求不斷提高，這種假設顯然是越來越不能被接受的，于是 PI的研究分析也應運而生。從廣義上說，PI是屬于 SI 研究范疇之內的，而新一代的信號完整性仿真必須建立在可靠的電源完整性基礎之上。雖然電源完整性主要是討論電源供給的穩定性問題，但由于地在實際系統中總是和電源密不可分，通常把如何減少地平面的噪聲也作為電源完整性中的一部分進行討論。
一．電源噪聲的起因及危害
造成電源不穩定的根源主要在于兩個方面：一是器件高速開關狀態下，瞬態的交變電流過大；二是電流回路上存在的電感。從表現形式上來看又可以分為三類：同步開關噪聲（SSN），有時被稱為Δi 噪聲，地彈（Ground bounce）現象也可歸于此類（圖 1-a）；非理想電源阻抗影響（圖 1-b）；諧振及邊緣效應（圖 1-c）。

對于一個理想的電源來說，其阻抗為零，在平面任何一點的電位都是保持恒定的（等于系統供給電壓），然而實際的情況并不如此，而是存在很大的噪聲干擾，甚至有可能影響系統的正常工作，見圖 2：

開關噪聲給信號傳輸帶來的影響更為顯著，由于地引線和平面存在寄生電感，在開關電流的作用下，會造成一定的電壓波動，也就是說器件的參考地已經不再保持零電平，這樣，在驅動端（見圖 3-a），本來要發送的低電平會出現相應的噪聲波形，相位和地面噪聲相同，而對于開關信號波形來說，會因為地噪聲的影響導致信號的下降沿變緩；在接收端（見圖3-b），信號的波形同樣會受到地噪聲的干擾，不過這時的干擾波形和地噪聲相位相反；另外，在一些存儲性器件里，還有可能因為本身電源和地噪聲的影響造成數據意外翻轉（圖 3-c）。

完整的pdf格式文檔51黑下載地址（共13頁）：

電源完整性理論基礎.pdf (512.53 KB, 下載次數: 18)

帳號		自動登錄	找回密碼
密碼			立即注冊

久久久久久久999_99精品久久精品一区二区爱城_成人欧美一区二区三区在线播放_国产精品日本一区二区不卡视频_国产午夜视频_欧美精品在线观看免费

電源完整性理論基礎（共13頁pdf）

評分