EDA實訓出租車計費器實訓報告與Verilog HDL程序

ID:247720 · 發表于 2017-12-7 20:40

本文件內容為EDA實訓，出租車計費器。乘客只需按照計費器付錢就好，不會讓司機亂叫價，按路程收費。
實訓題目：出租車計費器的設計
1 概述
1.1 設計要求
1.1.1 設計任務
設計并制作一臺出租車計費器
1.1.2 性能指標要求
① 用EDA實訓儀的I/O設備和PLD芯片實現出租車計費器的設計。
② 出租車起步開始計程和計費，計程系統按實際公里數計程，計費系統首先顯示起步價（如7.0），車行駛2km以內，只收起步價7元。
③ 出租車行駛超過2km后，按每公里1.6元在7.0元的基礎上增加。
④ 出租車行駛超過10km后（或超過20元路費），每公里加收50％的車費，即車費變為每公里2.4元。
⑤ 出租車達到目的地后，（用一個按鈕）計程和計費數據清零，為下一次計費開始。
1.2 總體設計基本原理及框圖
1.2.1 基本原理

5 實訓總結
通過了這兩周的課程設計，我們組做的出租車計費器已經圓滿完成，能按照預期的結果，實現用EDA實訓儀的I/O設備和PLD芯片實現出租車計費器的設計。我們除了能夠按要求完成設計外，還可以對出租車進行模擬加速、減速、停止、時間顯示、顧客上下車有音樂等設計。這一次的實訓讓我更進一步的深入了解 verilog HDL設計語言，對于課本上所學來的知識，讓我能更好的應用到實際應用中，在經過理論學習與編程練習以及以硬件的調試都有了很大的收獲。這一次實訓也讓我有了更深層的體會，實踐與理論相結合的重要性。