一、原理圖的構成
原理圖分為“封面、方框圖、注解信息、圖紙、電源管理及時序、版本升級記錄”六個部分，所有的原理圖都必須包括這六個部分。
1、封面
原理圖的封面重點描述各張圖紙的功能，對功能的描述要完整、簡明扼要。此外，封面應包括如下內容：
1.1版權聲明標準信息，必須在每頁Titleblock都有；”PROPERTYNOTE:thisdocumentcontainsInformationconfidentialandpropertytoTopstarandshallnotbereproducedortransferredtootherdocumentsordisclosedtoothersorusedforanypurposeotherthanthatforwhichitwasobtainedwithouttheexpressedwrittenconsentofTopstar”1.2產品名稱；
1.3原理圖對應的PCB版本號，如“Ver：A”;1.4Design或Officialrelease的時間;
1.5功能模塊內容及其對應的圖紙頁碼表格;1.6設計、檢查和批核人員的簽名和簽署日期;
2、方框圖
方框圖是用來簡述設計的基本原理，同時描述各張圖紙的功能，對功能的描述要簡明扼要，任外重點描述各個功能模塊之間的關系，包括如下內容：2.1簡單的功能模塊示意圖；
2.2用連接線和文字說明來描述模塊之間的主要連接關系；2.3各個功能塊所在的圖紙頁碼；2.4各個功能模塊工作電源。
2.5電源部分方框圖反映各個電源之間的生成關系。
3、注解信息
注解信息著重羅列了電源類型和地址信息，包括如下內容：3.1所有電源列表；3.2ACPI電源狀態；
3.3SMBUS設備和地址分布；
3.4PCI設備和設備號、設備的IDSEL#、中斷、仲裁等相關信息列表；3.5喚醒事件列表；
3.6其他的讀圖補充信息。
4、圖紙
原理圖的圖紙部分是電路實現的具體方案，圖紙的繪制應盡量美觀，模塊編排和分類清晰、可讀性好、便于重復使用、風格統一。相關的元件盡量放在一張圖上，能連線的盡量連線，盡量減少互連線的交叉，如果需要交叉才能連接的則用網絡名稱相連。圖紙部分通常包括若干頁的電路圖，每頁都有以下部分內容：
4.1從標準庫提取的元器件,元件編號,vaule和footprint以及option屬性。4.2信號線、信號線名即網絡名。4.3信號線之間連接的節點。4.4.Layout特殊要求
1)元件擺放位置要求,設計環節為了保證設計初衷的落實，對相關環節的要求應該以文字形式表達出來。
2)對于電流不小于50mA的網絡一定要標明電流大小，如：14.7Amp，以方便CAD布局、布線和規定線寬。特殊線寬要求，需要標注。
3)信號的上拉下拉電阻、濾波電容等，盡量與相應的器件放在同一張圖上，以方便CAD做PCB的布局。
4.5頁間連接器和跨頁連接的相應頁號。
4.6TITLEBLOCK部分每頁原理圖的右下方都有TITLEBLOCK部分，所描述的內容有:
TITLE：為本頁圖紙的主要功能；
OrganizationName:Topstar；
DocumentNumber：填寫產品名稱；Designer：圖紙的作者；REV：圖紙版本號；
DATE：是圖紙的Design或OfficialRelease時間；TitleBlock：Topstartitle；
本TitleBlock在Symbol庫中已經作為一個元件來處理了，名字為topstar_title,工程師只要在Orcad-Option-Design-Template…-TitleBlock中按上面的設置，即可以在以后所有的新開的圖紙中自動產生標準的TitleBlock。4.7標注，標注有文字，圖形和列表等
5、電源管理及時序
包括Clockdistribution、PowerOnSequence&ResetMap、PowerOn/OffTiming、ACPIModeswitchtimings.
ClockDistribution應包含原理圖中所有Clock的分布，應標明源端和終端及p連線關系，需要Crystal的芯片應該標明Crystal的工作頻率。
PowerOnSequence&ResetMap應該指明各個模塊或芯片的上電時序關系，從總體上描述了各個芯片和電源的上電要求。
PowerON/OffTiming包括AdapterMode和BatteryMode下的上電和關機時序，方便EC的編程和系統的Debug。
ACPIModeswitchtimings指出了系統滿足ACPI協議需要做出的時序要求。如S0－>S3－>S0，C0－>C2－>C3－>C0。
6、版本升級記錄
版本升級記錄包括從VerA開始的所有版本升級，也包括從“參考設計圖”改造為VerB圖紙時的更改記錄。在原理圖的末尾部分，應有單獨的若干頁是“版本升級記錄”，內容包括：發現什么問題（問題的現象、根源），在某一頁上修改了什麼，以利于檢查和產品的更新。
二、原理圖設計
1.、原理圖設計軟件
要求電子原理圖一律采用ORCAD10.2CIS作為原理圖設計工具，工程師不得采用其他軟件來做項目原理圖設計。
圖片
2.、原理圖頁面設置
SCHEMATIC圖紙的幅面不做特殊規定，我們建議不要用大于C號圖紙的頁面，以免打印出來的圖形和文本太小。并要求工程師在不必要的情況下，不要自定義（CUSTOMER）圖紙尺寸。要求原理圖設計簡潔易懂，功能清晰，易于閱讀。
3、器件選擇，擺放，編號和屬性設置
3.1要求元氣件必須全部直接來自于database,工程師只能從直接從database中選取元件。如果原理圖來自于其他項目或其他的圖面，必須刪除PARTNUMBER,并且必須采用vaule來再連接一次database.對于標準庫沒有的器件，可先自行描述，并保持partnumber為空，待申請了新料件的PartNumber使標準庫更新后，及時更改原理圖。設計工程師必須在原理設計期間對元件選擇準確把握，元器件必須具備至少三個個特征要素，即：插裝位置（PartReference）和標稱值（Value），Footprint。要求料件插裝位置明確、使用什么物料也是明確的、唯一的,確定的Footprint如：有多種封裝形式的器件，需要明確它的的封裝形式。
3.2元器件件的選用
1)一般情況下，要求工程師不能選用singlesource,如有特殊要求，必須在總體方案設計中體現出來，并有采購工程師，工程師部門主管在內四個以上的工程師討論決定。
2)在CIS庫中選擇器件，要求選用通用的，價格便宜滿足性能要求的器件，connector必須在通用connetor庫中選擇，并盡量選用公用的connector。
3)普通的磁片電容，一般選擇10V、25V兩個電壓等級的，一般情況下，不得選用其他電壓等級的電容，選用X7R,X5R,Y5V三種材質。
4)選擇能滿足我們性能要求的，不要選用那些有更高性能，但有更高成本的器件。并使元件的種類盡量作到最少。3.3元件符號規則與管理
1)申建的原理圖符號命名符合原理圖符號命名規則,元器件符號的名稱（NAME）將作為RD_CIS元器件信息庫與OrCAD中元件庫相關連的關鍵字段。對新的元器件符號應在TOP_DEVICE.OLB（在研發部服務器上）文件中創建，原理圖符號命名規則,并且在申請PartNumber時SymbolNAME一欄中一定要填寫這個名字，否則將鏈接失敗,元器件將沒有所需的信息，而無法從database中調用該元件。
2)元器件庫(PartLibrary)的PART定義，包括：每一PIN的管腳編號輸入輸出屬性、電平范圍等，應嚴格按供應商提供的規格書（DATASHEET）正確定義,與規格書上的PINnumber與PINname一一對應。PINnumber在符號上排列順序，對功能單一的，在48PIN以下的原理圖符號，PINnumber排列按number順序排列，對多功能的以及48PIN以上的，PIN可按功能來排列，把相同功能的PIN排在一起，按內部功能編號排列。
3)對于元件符號的外觀要盡量按器件的物理外形來設計，尤其是connector,必須在原理圖符號上表現出事物的外型輪廓，以便提高符號的可讀性和避免設計出錯。4)元器件符號的管腳編號的定義與Allegro的器件庫的管腳編號一致,管腳的功能名稱與管腳編號要一致。
5)在元件庫（PartLibrary）添加一個元件時，盡量采用標準元件符號（Symbol）
禁止對電容、電阻、二極管、三極管等因NAME或VALUE不同而添加符號。6)原理圖上，除了EMC需要的建在SYSTEMBOM中的物料外，其他在PCBA制作的，以及實現結構要求，都必須在原理圖上得到體現。
7)原理圖中使用的元件只要是CIS元件信息庫里有的器件必須從CIS庫里調用（包括Sponge,PVC,RTCBattery,PCB,螺絲孔、調試點，EMI點等輔助料件）3.4CIS庫的配置1)一般情況下，要求所有的工程師直接使用配置SIS庫標準配置選項，所有工程師在“\控制面板\性能與維護\管理工具\ODBC\系統DSN”中直接選擇CIS庫中PART_DATABASE.MDB文件，在ORCAD下CISconfiguration下，直接選擇CIS庫文件夾下選擇PART_DATABASE.DBC,不需要做其他設置改動。
2)在原理圖繪制的時候，直接使用TOP_DEVICE庫，也可以使用place菜單從database連接到我們TOP_DEVICE來選擇元氣件。如果直接用TOP_DEVICE庫來放置元件，必須再連接一次database,以得到元件的其他參數屬性。
3)原理圖電源和地符號,電源統一采用圓形的電源符號，不得隨意采用其他符號。地符號采用電源地和信號地，特別要求的地方，可以采用大地符號。對于用來顯示在那些頁有此電源的，采用off_page中的的電源符號。
3.5元件信息和partreference編號
3.5.1原理圖中，元件必須顯示PARTREFERENCE,VAULE,FOOTPRINT以
及option信息。如果沒有option設置，則不需要顯示option屬性。
3.5.2對不同類型的元件，采用不同的partreference,需要遵循如下規則：
電容
C？：(磁片電容、電解電容)CN？：(排容)
CT？：(鉭電容)電阻R？：(普通電阻)RN？：(排阻)RT？：(熱敏電阻)
感性器件
L？：（疊層電感、功率、繞線電感)FB？：(磁珠)T？：(變壓器)CHK?：（CommonModeChock）二極管
D？：（開關、肖特基二極管）LED？：（發光二極管）Z？：（穩壓二級管）三極管與MOSFET：Q？：（三極管與mosfet）Regulator：U？：（Regulator）Chip：U？：（Chip）Crystal：Y？：（Crystal）Fuse：F？：（FUSE）Connector：
Socket？：（平面形插孔）Slot？：（長條形插槽）Button？：（按鈕）
Switch？：（撥動開關）IDE？：（IDE接口）USB？：USB接口Conn？：（W2B、B2B、FPC等）Jack？：（DCJack、AudioJack等）DBport？：（DB接口）
注：其它沒有提及的，按功能命名。ESD
ESD？：（所有與ESDGuard相關的器件）Misc
Gasket？：（EMI導電膠布）Cable？：（導線）PVC？：（防短路貼紙）Glue？：（固定粘塊）Screw？：（螺絲）BOSS？：（螺柱）Model？：（電子模組）Lable？：
注：其它沒有提及的，按功能命名。PCB
PCB？：（所有PCB）DesignPointTP？：（測試點）EMI？：（EMI調試點）J?(電路開路短路調試點)電源調試點根據具體的電源來命名。
3.5.3電源部分使用的器件，在partreference前加“P”,表明是屬于是屬于電源
部分的元氣件，對其他獨立小板和有獨立設計需求的，可以根據需要在前加上一個字符，以便于原理圖可以獨立設計，然后和圖而partreference而不產生重碼.
3.5.4在開始進行元氣件partreference時，采用ORCAD自帶的功能，按圖的
順序，partreference按小到到大排列順序，不能有partreference重。在一旦傳網表后，則已經有partreference編號的器件，不能再改變其編號，一個已經編號的partreference，因為元件被刪除，其留下的partreference也不能被新加入的元件使用。在LAYOUT完成后，工程師需要從GERBERfile文件中，把partreference更新到原理圖中。3.6Option屬性
須設置需要作Option器件的Option屬性設置。即在該器件的屬性里新增一個名字叫“Option”的Property其Value值來描述該元件應在什么情況下安裝。在原理圖設計預留，而不需要安裝的，則直接給option屬性附值”ns”,如磁珠與電感并聯，而僅僅需要裝磁珠時，并聯的電感則需要增加OPTION屬性，并附值為”ns”;如果是在不同功能中選擇，或功能為可選的，為不同功能選擇的，則option屬性附值“XXX”,例AD1881A是屬于WithAudio時需要安裝的器件，則為其新增Option的Value值應命為AD1881A，如GIGALAN與100M網，作成可選的，屬于GIGALAN的元件可寫為”GIGALAN”3.7ROOM屬性
器件的屬性里必須需要新增一個名字叫“ROOM”的Property其Value值來描述該元件應在那個功能模塊中。每一個功能模塊命名一個Room名，Layout工程師根據Room來Placement元器件。選中器件，在“editproperties…”，“newcolumn”，“name”，寫上Room。對在placement時需要擺放在一起的，把room的value編為同一個名字。為了不與軟件其他特征字混淆，所有的value表示為“OCD_xxx”，要求OCD大寫。
每一個功能模塊必須有一個ROOM名，也可以有多個，器件在PCB板上擺在相近的位置，要求這些元件都要有一個相同ROOM名，CAD工程才能根據ROOM屬性，把同ROOM屬性的元件擺放在一起。沒有要求擺放在一起的，不能使用相同的ROOM名，設計工程師必須在原理設計期間設置功能模塊的ROOM名，ROOM命名需要遵循如下規律：
“OCD_”+“功能模塊名”；“OCD”作為ROOM的特征碼。必須大寫如：OCD_CPUOCD_CPUTEMPOCD_MCHOCD_ICH4OCD_CK408OCD_CLKSSOCD_ECOCD_OVPOCD_DIMM1OCD_DIMM2OCD_AUDIOOCD_ACOCD_USB1OCD_USB2OCD_V1.25SOCD_V1.5SOCD_VCCCore3.9Footprint
1)Footprint是元件的一個最基本的屬性，在原理圖中必須顯示出來。
2)對一個功能的器件有幾個不同的footprint,設計工程師必須指定封裝給CAD建footprint.確保原理圖中的footprint與CAD工程師的一致，CAD工程師建立的footprint與工程師指定的縫裝一致。
3)一個物理包裝的器件，原理圖分為幾個part,相同的物理包裝，需要采用不同Footprint名字。一個器件含兩個part的，在單個part命名規則后面加S,含三個part的加T,含四個Part的，加F.如一個SO8物理包裝的device,僅僅一個Part,Footprint為SO8_50_150.含兩個Part的，編為SO8_50_150T.如果不存在相同的物理包裝，但器件分為多個part,可以不加”S,T,F”之類的識別碼。
3.10Value
VALUE是元件的一個基本屬性，連接其他屬性的關鍵字，只能采用DATABASE庫中的，不能改動。如果DATABASE中沒有，則可先自己改變一個其他元件的值來得到，但必須刪除partnumber屬性值。在加入到database后，再連接一次database.
4.網絡設計
4.1為保證原理圖的網表文件能被CAD工程師準確的閱讀和理解，要求所有網絡都要命名一個網絡名對每一個網絡，要求網絡名是唯一的，不能與不同網絡的器件使用同一個網絡名，也不能一個網絡存在兩個或以上的網絡名。
4.2設計工程師必須在原理設計期間對每一個網絡選擇合適的網絡名，網絡名應簡單易懂，方便Layout工程師布線和他人的閱讀,網絡名至少考慮以下特征要素，即：總線信息、功能信息、電平信息、芯片信息等。原理圖的網絡名的命名，需要遵循如下規律：
總線信號表示方法：BUS_Netname[??:??]，如H_A#[16:3]低電平有效信號：Netname#
CLOCK信號:CLK_netname,如CLK_ICH66,CLK_LANPCIHOSTBUS信號：H_netname，如H_D#[31:16],H_A20M#PCIEBUS信號：PCIE_netname,如PCIE_RXN0,PCIE_RXP0
MEMORYBUS：在經過串連電阻之前的網絡名為M_netname,如M_DATA0,
M_CLK_DDR0,M_BS0#。經過串連電阻之后的網絡名為M_netname_R,如M_DATA_R0,M_CB_R0
AGPBUS:AGP_netname,如AGP_GAD[31:0],AGP_GSBA[7:0]DVOInterface:DVO_netname,如DVO_CLK,DVO_D[11:0]DACCAHNELAC_netname,
如：DAC_BLUE,DAC_HSYNC,DAC_DDCACLKLVDSinterface:LVDS_netname,
如：LVDS_YAM0,LVDS_CLKAM,LVDS_VDDEN
HUBlink：HUB_netname,如HUB_PD[10:0]V-Link:VLK_netname,如VLK_LAD[7:0]PCIBUS:PCI_netname,
如：PCI_AD0,PCI_C/BE0#,PCI_REQ1#,PCI_FRAME#
PCIIRQ:INT_netname,如INT_PIRQA#,INT_SERIRQ
MIIPHY:MII_netname,如：MII_TXD0,MII_RXD1,MII_TXCLK,MII_RXERPowerManagementsignal:PM_netnam：如：PM_PWRBTN#,PM_PWROK,PM_SLP_S3#AC97link:AC_netname,如AC_BITCLK,AC_RST#,AC_SYNCLPCbus:LPC_netname,如LPC_AD0,LPC_FRAME#
USBport:USB_P?-,USB_P?+,如USB_P1-,USB_P1+,USB_OC0#IDEport:IDE_netname,如IDE_SDD0,IDE_SDIOR#RTCwell:RTC_netname
BIOSdatabus:BIOS_netname,如BIOS_A0,BIOS_D0
電源平面的命名：
+V*.*AL:AlwaysonpowerplaneatS0,S3,S4,S5.Shutoffatmechanicaloff.+V*.*:SuspendpowerplaneatS0,S3,ShutoffatS4,S5,Mechanicaloff.+V*.*S:SystempowerplaneatS0,shutoffatS3,S4,S5,Mechanicaloff.+VCC_core:CPUcorevoltage
其他未提到網絡命名原則上以能夠表述其功能的盡量簡短明了的單詞或縮寫來表示,名字中只能采用字母，數字和“_”,“#”,不能使用其他符號，電源則還可以使用“+”，“.”兩個符號。
4.3對數字電路部分，每一個網絡必須給出唯一的網絡名，對電源部分電路，可不用
把網絡名標示出來。
4.4對同一個網絡，不在同一個頁圖紙的，必須采用相同的網絡分頁符連接，分頁符
本身就是網絡名，不能存在分頁符網絡上同時存在其他網絡名。
4.5對于電源網絡，在一頁中，采用電源符號來實現電源網絡的標示。同時需要采用
分頁網絡符來標示，以便維修工程師方便查找電源連接到那一頁。
4.6盡量減少網絡的交叉，如果網絡需要交叉才能連接，優先采用net名的連接方式
進行連接而不是采用交叉連接，以免在交叉點出現異常的節點。
4.7對于在技術上不能確定的設計方案，或一些不了解的技術，需要和各個相關部門以及其他工程師以及SE，部門經理共同討論決定，在任何原理圖設計過程中，不得對自己不清楚的技術，規則和要求做假設，要求工程師必須清楚是如何工作的，最少要求工程師明白，如何設計是不會錯的。
5、原理圖標注
原理圖在功能上通過元氣件和網絡來實現電器連接，還需要標注信息幫助理解和使用，便于閱讀與理解
5.1電流信息的標注，當設計要求PCB板上trace的電流超過50mA時，必須在原理圖的線上標注電流值，標注需要完成，CAD根據標注可以知道線需要做多粗，已確保滿足設計要求。
5.2對一些特別要求阻抗的走線，必須明確標明每一段走線的阻抗。可以直接在線上放置文字標注，也可以用非電氣連接線引出進行標注。
5.3對一些不同的元件和不同的接法，會有不同的功能配置的，和要求配置的，必 須在圖中列出配置和對應的功能選擇信息。如，配置選擇CPU的外頻等信息
5.4更改原理圖的標注，這是非常重要的一部分，新項目來源于其他項目的改動，需要標注，把變更的部分用圈圈起來，標注改動的原因和內容。原理圖評審后的任何更改，需要進行標注，原理圖第一次發布后的任何改動，都必須做出標注。對不同的版本，用不同的顏色的圈把改動的內容圈起來，對任何的改動，都要求采用圈圈起來，并用文字標注改動的原因和改動的類容。
5.5其他注意事項,對元件位置和排列方式有特別要求的，必須用文字標注。
6、原理圖檢查
原理圖檢查的主導思想是：按照產品設計要求，檢查邏輯設計、接口電平、功耗、所選封裝的正確性。根據元器件spec（考慮最壞工作情況）和所要求的工作原理和過程，檢查設計圖，不放過每一個可能與spec不符的和與原理不符的疑點。檢查的目的是幫助設計者發現設計的不正確和不合理處，通過檢查來保證邏輯設計正確性、一致性和以后工作的穩定性。對于后續環節來說，能夠減少調試時間，增加PilotRun的一次成功率。是TimeToMarket的首要保證，也是Innovation起正面作用的首要保證。
邏輯圖檢查，由設計工程師自檢與項目經理、經理檢查結合，必須有二人以上檢查。原理圖草圖設計完成后，設計工程師應保證完成以下幾項檢查：檢查每個功能塊和電路原理是否正確無誤。
6.1ANNOTATE：完成將圖中所有的元件的編號重新排列的工作，產生各張圖紙上信號線頁間連接關系的標注(AddInter-sheetReference)。
6.2CLEANSCHMATIC：主要檢查SCHEMATIC中，線段、連接點、標注文字、模塊的輸入輸出、元件等是否有重疊；
6.3ERC（ELECTRICALRULESCHECK）：完成電氣特性檢查，如檢查電路圖中有沒有未使用到的元件輸入PIN、未標注的連線，或在不可連接的地方進行了連接；【注】為保證ERC檢查的正確性,在電路圖中,對器件的輸入、輸出特性的定義一定要正確,最好表示出明確的信號流向。
6.4在檢查原理圖時，同時編寫“schematictrackinglist”
6.5在使用ORCAD自帶的功能檢查外，必須按”schematicchecklist”進行完整的檢查，并作好記錄，同時把schematicchecklist上傳到PDM，并把其他的檢查記錄提交給主管檢查和存檔。
7、圖紙的命名
原理圖要求以ORCAD10.2CIS制作，每個產品以.DSN為結尾的文件命名。通常要求以“產品研發代號+原理圖版本+功能名字或注解+時間”的方式給原理圖文件命名。如“D23I+VerC+releasePCB+BOM+20040402A.DSN”,其中D23I是研發代號，VerC代表原理圖版本，ReleasePCB+BOM為原理圖的注解，20040402A表示原理圖最后編輯時間。
三、原理圖修改
原理圖的修改包括從VerA開始的所有修改動作，也包括從“參考設計圖”改造為VerA圖紙時的修改。任何對原理設計的更改，設計工程師都要做修改筆記記錄。
1、建立原始原理圖的修改記錄。
設計一個產品時，工程師從CHIPSET廠家（INTEL、SIS、VIA等）拿到最原始的圖紙和資料（DesignGuide,ReferenceDesign，LayoutGuide等）,然后修改、整理、革新等。修改的過程實際上是對原理圖的理解和消化,當理解了原理圖的原理和功能,才能在此基礎上修改乃至革新。修改后要做修改筆記,描述修改原因或遇到的問題、修改方案,以及結果。
2、建立樣品調試原理圖的修改記錄。
在產品的樣品調試階段，此時的修改記錄尤為重要，樣品原理圖的修改是根據在調試過程中電路不斷經過完善和調整，原理、功能得到實踐的驗證。工程師在樣品調試過程要作好完整的記錄筆記，修改筆記要記錄在調試中所遇到的問題，問題的解決方案，必要時要有波形圖加以說明。
3、建立小批量生產原理圖修改記錄。
產品在小批量生產階段，會碰到許多的工程問題，同時也有技術問題。解決這些問題也需要對電路和對元器件進行修改，小批量階段做好修改記錄，對順利進行大批量生產起至關重要的作用。
4、建立大批量生產原理圖的修改記錄。
大批量生產時應注意：元器件的變動和參數變動要隨時做修改記錄。
***上述筆記記錄十分重要，是經驗和教訓的積累，是提高設計質量的有力保證。
5、修改原理圖歷史記錄
對修改部分需要清楚描述更改內容和原因。
6、原理圖修改進行標注
直接在圖紙面注釋，符合前面原理圖標注規則
四、原理圖發布
1.在布線前，設計工程師向CAD提交的原理圖的硬拷貝（PDF檔）和Layout
軟件所需的網表文件。相關的LayoutGuide必須在此前提交，讓CAD工程師有充裕的時間熟悉相關器件的Layout注意點；
2.原理圖發放之前,
必須經過審核簽字，沒有經過審核簽字的文檔無效。
經理或項目負責人有責任對責任工程師所畫的原理圖進行DoubleCheck，從技術上、原理上以及邏輯關系上保證原理圖的完整性、正確性，在成品之前預防設計上的疏漏，進而保證產品的質量，所以原理圖須經過相關負責人的審核簽字方能生效。
3.設計工程師在RELEASEGERBERFILE的時候，要
嚴格保證SCHEMATIC和PCBBRD文件的一致性（網表一致，Footprint正確）。
4.設計工程師在OfficialReleaseSchematic的時候，
要嚴格保證與Official電子BOM的一致性（位置、參數保持明確和一致）。正式OfficialRelease的原理設計，在研發部的DCC保存如下內容：Ⅰ磁盤文件****.DSN（實物在Server上保存）Ⅱ****.PDF文件Ⅲ打印出來的文檔。
Ⅳ***.XRF.電子BOM文檔，供工廠生產是ICT工程師使用
五、電子BOM的制作
電子BOM就是產品的物料清單，包括的信息如下：
1.電子BOM所包含的信息內容：
1.1.料號（PartNumber）：產品有個料號，構成產品的所有料件都有料號。每一種器件必須有一個料號，一般一個料號對應于一個生產廠的一個器件（若不同生產廠的同一種器件用同一料號，則這些器件必須能無條件地互換，即：在儲藏、生產、維修過程中不需專門控制）；
1.2．料件的描述(Description)：這是一個對料件的概括描述，比起料號更為直觀；1.3．生產信息(Quantity,PartReference)：料件在線路板上的位置，數量；1.4．采購信息(Secondsource)：料件數量以及相應的替代料；1.5．產品信息：在適應不同的客戶需求時需要不同的Option；
2.電子BOM的制作。
用標準化的原理圖可以直接產生料件清單。在OrcadCIS產生電子BOM的設置中必須設置PartNumber、Description、Option三項屬性為關鍵字(KEY)，同時還要添加Side、PartReference、Quantity到輸出項。這樣所產生的Draft電子BOM中就包含了所有電子BOM所信息。工程師必須保證電子BOM中的主板料件的百分百正確性,具體操作以最新的《電子BOM編寫作業指導》為準。3設計工程師在OfficialRelease電子BOM的時候，要嚴格保證OfficialSchematic的一致性（位置、參數保持明確和一致）。
注：最后的officialrelease電子BOM必須要重新從最終的原理圖中直接生成，然后有DCC整理而成。對于單一source和采購時間長，困難的器件，必須先通知采購進行采購。
原理圖的設計必須充分考慮可讀性、便于檢查，檢查需要仔細、嚴格。
六、固定電路的實際要求
1.電路在硬件設計上必須充分考慮軟件在真個平臺的共用性。最好能實現一個BIOS和EC能應用在同一個平臺上所有的項目上。對不同平臺上相同GPIO配置和功能實現，盡量作到能兼容，而不需要軟件更改其配置信息。
2.RTC電路的設計
3.功放電路的設計，
4.PCBMARK的設計，
5.DEBUGCARD接口的設計
6.喚醒電路的設計
7.USB端口電路的設計
8.LCDVDD電路的設計
9.LCDconnector
|
